

~~090.1-568~~
生 090.1-332

明治大学大学院 理工学研究科

2002年度

博士学位請求論文

トレンチ素子分離プロセス用ポリシリコン CMP 法の
開発に関する研究

指導教員 植草 新一郎 教授

学位請求者 電気工学専攻

宮下 直人

トレンチ素子分離プロセス用ポリシリコンCMP法 の開発に関する研究

目 次

第1章 序 論	1
1. 1 本研究の背景	1
1. 2 素子分離技術およびCMP技術の現状	5
1. 2. 1 素子分離技術の現状	5
1. 2. 2 CMP法による平坦化技術の現状とその構成要素技術	6
1. 2. 3 スラリー（研磨剤）	8
1. 2. 4 研磨パッド	8
1. 2. 5 CMPの加工条件	9
1. 3 CMP技術における課題	9
1. 3. 1 加工段差特性の限界	10
1. 3. 2 金属汚染と結晶欠陥	10
1. 4 本研究の目的および意義	15
1. 5 本論文の概要	15
第1章の参考文献	18
 第2章 ポリシリコンCMPプロセスにおける基本特性	 23
2. 1 緒言	23
2. 2 研磨スラリー成分の高純度化の検討	23
2. 2. 1 スラリー粒子径最適化の実験	23
2. 2. 2 実験結果および考察	25
2. 3 パッドの選定とそのコンディショニング条件の検討	34
2. 3. 1 ディッシングが少ない研磨パッドの選定	34
2. 3. 2 研磨パッドのコンディショニング	34

2. 3. 2. 1 研磨パッドの選定および	
コンディショニング条件の最適化	34
2. 3. 2. 2 実験結果および考察	36
2. 4 コンディショニングによるパッド表層厚の最適化	38
2. 4. 1 パッド表面厚と加工段差の	
シミュレーションの結果と考察	38
2. 5 ウェーハ保持方法	41
2. 5. 1 バックサイドセラミックプレートの	
形状と均一性の実験	41
2. 5. 2 実験結果および考察	41
2. 6 終点検出方法の検討	48
2. 7 結言	51
第2章の参考文献	53

第3章 ディッシングレススラリーを用いたポリシリコンCMP	
における加工段差の抑制技術	56
3. 1 緒言	56
3. 2 スラリー混合プロセスの検討	59
3. 2. 1 実験装置	59
3. 2. 2 スラリー粘度のpH依存性	59
3. 2. 3 ディッシングレスCMPプロセス	
における研磨レート	61
3. 3 加工性能の評価	63
3. 4 考察	63
3. 4. 1 研磨パッド表層部の硬質化	67
3. 4. 2 スラリ一流体力の増加	67
3. 5 結言	69
第3章の参考文献	70

第4章 界面活性剤を用いたCMP後処理技術	72
4.1 緒言	72
4.2 界面活性剤を用いた洗浄技術	73
4.2.1 ウォーターマークの分析と発生モデル	73
4.3 界面活性剤を用いた洗浄実験	76
4.3.1 セルロース膜によるウォーターマーク抑制技術の検討	76
4.3.2 実験結果および考察	79
4.3.3 CMP後のダスト除去方法の検討	81
4.3.4 ゼータ電位とダストの吸着	85
4.4 ポリシリコンCMPにおける後洗浄のモデル	87
4.5 残留金属汚染と結晶欠陥の評価	90
4.6 結言	93
第4章の参考文献	94
第5章 電解イオン水洗浄技術	97
5.1 緒言	97
5.2 実験装置と実験方法	99
5.2.1 電解イオン水生成装置	99
5.3 実験結果および検討	105
5.3.1 電解イオン水によるウェーハへの逆汚染の評価	105
5.3.2 アノード水による酸化膜成長量の時間依存性	107
5.3.3 金属不純物除去効果の評価	107
5.3.4 ライフタイムの測定	109
5.3.5 ダスト除去特性の評価	112
5.3.6 CMP後のダスト、有機物除去の特性	112
5.4 考察	117
5.5 結言	117
第5章の参考文献	119

第6章 電解イオン水を用いたCMP後処理技術	122
6.1 緒言	122
6.2 金属汚染と結晶欠陥	123
6.3 CMP後洗浄についての実験方法および考察	123
6.3.1 実験装置	123
6.3.2 電解イオン水の清浄度の測定方法	126
6.4 結果および検討	126
6.4.1 洗浄後のダストの測定結果	126
6.4.2 カソード水によるエッチング効果	129
6.4.3 AFMによる表面粗さの測定	130
6.4.4 トレンチ素子酸化後の結晶欠陥	132
6.4.5 洗浄モデルの検討	133
6.5 結言	136
第6章の参考文献	138
第7章 新ポリシリコンCMP技術を用いた バイポーラトランジスタの素子分離特性	141
7.1 緒言	141
7.2 高速バイポーラLSIプロセスにおける トレンチ欠陥抑制技術	141
7.2.1 トランジスタの配置とトランジスタ部のストレス	141
7.2.2 バイポーラトランジスタにおける トレンチの配置に関する実験	142
7.2.3 レーザーラマン法によるストレス測定原理と測定方法	144
7.3 実験結果および考察	146
7.4 高速バイポーラトランジスタにおける電気特性	153
7.5 結言	153
第7章の参考文献	156
第8章 結 論	159

謝 辞	165
研究業績	166
付 録	181

第1章 序 論

1. 1 本研究の背景

半導体デバイスの高集積化に伴い微細加工技術を基本とした回路設計技術の開発が進んでいる。リソグラフィの焦点深度は浅くなり、これまでよりも精度の高い平坦化技術が要求され、新しい平坦化技術を用いた材料加工プロセスを開発する必要がある。

特に、高速バイポーラLSI (Large Scale Integrated-Circuit)¹⁾では、数多くのトランジスタ素子を半導体基板上に集積するが、このときにアイソレーションと呼ばれる技術が必要である。アイソレーション技術は従来、PN接合により素子を電氣的に分離する方法が用いられていた。PN接合分離法として使われるのは、PN接合に逆バイアスが印加された状態で用いられる構造と、CVD (Chemical Vapor Deposition) 法や熱酸化法で成膜した絶縁体で電氣的に分離した構造、もしくはこれらを併用した構造である。代表的な構造にPN接合+LOCOS分離法がある。図1-1にこの断面構造図を示す。

LOCOS (Local Oxidation of Silicon) は、素子領域を選択的に酸化する方法であり、PN接合分離と組み合わせることにより^{2, 3)}、汎用Bi (Bipolar) -CMOS (Complementary Metal-Oxide-Semiconductor) 型集積回路に使われている。この方法はP型アイソレーション領域の幅とBird's Beakと呼ばれる酸化膜の活性領域への入り込みがあるために、アイソレーション領域が大きくなり、さらにトランジスタの寄生容量が大きくなる。この寄生容量の大きさがトランジスタ素子的高速動作化を阻害する原因となる。

そこで、図1-2に示すDTI + STI分離構造が開発された。⁴⁾ DTI (Deep Trench Isolation)^{5, 6)}とSTI (Shallow Trench Isolation) はいずれも半導体基板にトレンチと呼ばれる溝をシリコンRIE (Reactive Ion Etching)^{7, 8)}法で




図 1 - 1 PN接合+LOCOS断面構造図




図 1 - 2 DTI+STI 断面構造図

形成し、酸化膜やポリシリコン⁹⁾を充填して電氣的に分離する方法である。この方法では、アイソレーション領域を小さくすることができるため、微細化、トランジスタの寄生容量の低減化が可能であり、高速低消費電力型Bi-CMOS集積回路に向いている。¹⁰⁾

トレンチ素子分離法はトランジスタ素子の集積度を高めることができる反面、製造プロセスは複雑化する。特に難しいのがトレンチに埋め込んだポリシリコンの平坦化技術である。

従来は平坦化方法として反応性イオンエッチング技術やスピンプロセッサーによるウェットエッチング技術を使ってきたが、段差を発生せずに平坦化加工することは困難であった。近年、新しい平坦化技術として注目されたのがCMP (Chemical Mechanical Polishing) 法である。¹¹⁾ CMP法は、研磨粒子を酸またはアルカリ溶媒に分散させて調合したスラリーを含浸保持するための研磨パッド上でウェーハと直接接触させて酸やアルカリ溶媒と反応して形成された脆弱な反応層を選択的に削り落とす方法である。1984年にIBMのK. D. Beyerらによってトレンチに埋め込んだポリシリコンの平坦化プロセスに導入されたことが報告されている。¹²⁾ 現在ではアイソレーション用のトレンチの平坦化のみではなく、8層を超えるロジックデバイスのCu配線の平坦化においてもCMP法が使用されはじめている。図1-3に8層の配線を配置したロジックデバイスの断面図を示す。CMP法により溝に埋め込んだCuを平坦化することで8層のCu配線を加工することができる。完成した高速ロジックデバイス（東芝製）の配線部分のSEM写真を図1-4に示す。Cuの多層配線が精度良く形成されていることがわかる。一方、CMP法には問題点も多々あり、今後の半導体製造技術としてさらに完成度を上げていかなければならない。¹³⁻¹⁸⁾

バイポーラLSIプロセスにおいても、トレンチに埋め込んだポリシリコンの平坦化にCMP法を導入することで、従来から問題になっていたトレンチ部の段差を改善できたが、ウェーハ全面を同時に平坦化处理すると、部分的に研磨時間が長くなったために発生するディッシング¹⁹⁾と呼ばれる窪みが生じて問題になる。さらにディッシングと同時にトレンチの横の素子領域を保護する




図1-3 Cu配線を用いたロジックデバイスの断面構造図




図1-4 ロジックデバイスの配線部分の SEM 写真（提供：東芝）

シリコンナイトライド膜がCMP時に削られて薄くなるシンニングが問題になる。これらの現象はCMPプロセスに起因する問題であり開発当初から解決が望まれている。この問題を解決することは非常に難しいため、各半導体デバイスメーカーが現在、開発を行っている。

また、CMP法には微粒子を有機アルカリに分散させた研磨剤を用いるが、この中に含まれる重金属やCMP工程中にウェーハ表面に吸着するさまざまな汚染を除去することは困難であり除去不足の場合、次工程である熱処理工程において、結晶欠陥が発生して大きな問題になる。

汚染除去不足で発生する結晶欠陥は素子特性を悪化させ²⁰⁻²²⁾、集積回路の動作を防げることになるため早急な解決が望まれている。

トレンチアイソレーション法をデバイスプロセスに導入するためには、後に1.3節で詳述するがCMPプロセスにおいて、加工段差の緩和とCMP後洗浄の問題を解決しなければならない。

本研究においては、これら加工段差の緩和とCMP後洗浄の問題を解決することを目的として新研磨技術と電解イオン水^{23, 24)}を用いた新洗浄技術を開発し、実際のデバイス製造工程に導入した。さらに試作したトランジスタアレイの電気的特性を評価し、新技術の完成度を確認したので報告する。

1.2 素子分離技術およびCMP技術の現状

1.2.1 素子分離技術の現状

1.1節で述べたように、高速Bi-CMOSデバイスにおいては回路動作速度を妨げる原因として(1)コレクター基板容量、(2)PN接合容量、(3)ベース-エミッタ接合容量の増加が挙げられる。特に素子間を分離するために用いられるPN接合部の容量とコレクター基板容量を削減するためには従来の素子分離法であるPN接合による分離からトレンチによる分離に変えなければならない。

トレンチ構造を実現することによりデバイスの動作スピードの高速化だけで

はなくトランジスタを近接配置が可能になり従来の10倍以上に集積度を高めることができる。トレンチアイソレーション技術の導入により、半導体デバイスの生産性を高め、高性能デバイスを低コストでの生産が可能になり、汎用家電製品の低価格化に寄与できることから、今後の半導体のデバイスへの適用が増えていくことが分かっている。

トレンチアイソレーションを用いた代表的なデバイスに山口らが開発した16kb ECL RAM, Chanらが開発した32kb RAM, 天谷が開発した64kb ECL RAMが知られている。いずれのトレンチにもポリシリコンが充填されており平坦化されているが平坦性は不十分であり平坦化技術を改善する必要があった。^{25, 26)}

最近では、自動車用、VTR用の高速LSI素子に使用するために平坦化技術に注力したプロセス技術の開発と改良が進んでいる。

1. 2. 2 CMP法による平坦化技術の現状とその構成要素技術

CMP技術は半導体デバイスの配線の多層化に大きく貢献しており、半導体プロセスにおける重要な技術と言える。半導体の微細化は光リソグラフィ技術の進化により支えられてきた。光の波長が短くなるほど、ウェーハ表面の平坦度の要求は厳しくなるため、これまでよりも凹凸が少ない平坦化特性がCMP技術に求められるようになってきている。典型的なCMP装置の平面図を図1-5示す。CMP装置は研磨を行なう加工装置と研磨後のウェーハを洗浄する洗浄装置によって構成されている。

図1-6は加工点における研磨機構の概略を示したものである。ウェーハはトップリングで吸着保持された状態で被加工面を研磨パッドと呼ばれる発泡ポリウレタン製の研磨布に押し付けられ、スラリーと呼ばれる研磨剤を供給しながら回転運動する。ウェーハ表面のポリシリコンはスラリー中のアルカリ溶媒と化学反応により脆弱化する。この脆弱層を研磨粒子であるシリカ粒子が機械的に削ぎ落とす。この一連の処理を繰り返して平坦化を行なうことができる。CMP法における主な加工パラメータを式で表したのがPrestonの式である。²⁷⁾




図 1 - 5 典型的なCMP装置の平面図




図 1 - 6 CMP装置の加工点における研磨機構の概略図

$$V = k \cdot p \cdot v \cdot t \quad (1-1)$$

V : 加工速度

k : 加工条件によって定まる係数

p : 加工圧力

v : 相対速度

t : 加工時間

P r e s t o n の式に表された k, p, v に影響を与え、ポリッシング性能を決める重要な加工パラメータを 1. 2. 3 項以降に示す.²⁸⁾

1. 2. 3 スラリー (研磨剤)

スラリーは研磨粒子の種類、粒子径分布、濃度、pH、温度に大きく依存する。粒子には酸化膜CMP用の場合、シリカや酸化セリウム粒子をアルカリ溶媒に分散した状態で研磨に使用する。特にSTIのCMPによる平坦化においては、酸化セリウムと界面活性剤をミキシングして研磨する方法を使用している。²⁹⁾ この方法を用いると凸部分に研磨時の荷重が集中して平坦化した時点で研磨をストップさせることができる。

スクラッチを抑制するためには粒子の粒度分布の制御が重要であり、デバイスが微細化するに従って、さらなる粒度分布の制御と管理が必要になる。

溶媒のpHは被研磨膜がCuやWの場合は酸性、ポリシリコンの場合はアルカリ性、酸化膜の場合は弱アルカリ性で研磨を行なう。それぞれの膜が酸またはアルカリ溶液と反応して脆弱な層を形成するため、膜種に応じたpHの選択と管理が重要である。

1. 2. 4 研磨パッド

研磨特性に影響を与えるパラメータとして、材料の種類、硬度、弾性、表面の形状が挙げられる。

研磨パッドは材料の硬度や溝のデザイン等が研磨の均一性に影響する。例えば、研磨後の平坦化特性を重視しているSTI CMPプロセスに硬質パッド

を使用し、均一性を向上させたことを斎藤らが報告している。³¹⁾

研磨パッドを硬くすると均一性は向上するものの、粒子によるキズが増加することが知られている。このために被研磨膜ごとにパッドの物性値を決める必要がある。さらに、研磨特性にはパッドのコンディショニングや初期トリートメント方法が関係しており、条件の最適化が重要である。^{32), 33)}

1. 2. 5 CMPの加工条件

スラリーと研磨パッドを最適化して、研磨を行なう際に重要な制御パラメータは荷重圧力、ウェーハ保持機構の構造、テーブル回転数である。

ウェーハ保持と均一荷重は、CMPの平坦化特性を向上するためには特に重要なパラメータである。ウェーハ裏面からのエアーにより加圧することで、ウェーハエッジ部に荷重が集中することによる研磨レートの上昇を防ぐことが可能である。さらに、ウェーハ周辺をリングで押す方法についてOsterhold³⁴⁾が報告している。この方法にエアバック方式を組み合わせることで均一性を向上することができる。また、荷重とテーブル回転数の関係については酸化膜CMPでの結果をLeeらがまとめ、報告している。³⁵⁾

これらの条件を最適化することによりグローバル段差および、ローカル段差を低減することが出来る。

1. 3 CMP技術における課題

CMP法には解決しなければならないいくつかの課題がある。ポリシリコンCMPにおいて特に重要なのが1. 1節で述べたように(1)従来のCMP技術では困難であったグローバル段差とローカル段差の同時平坦化处理、(2)CMP後のウェーハ表面に残るキズやダスト、ウォーターマークと金属汚染の除去の二つである。これらの課題を解決しなければCMP法をトレンチポリシリコンの平坦化工程に適用することはできない。

1. 3. 1 加工段差特性の限界

ポリシリコンを平坦化する場合、平坦化後に研磨の進行を止める目的で、ストッパー膜としてフィールドの酸化膜やシリコンナイトライド膜を使用する。

この場合、ストッパー膜に対して選択的にポリシリコン膜を研磨しなければならない。しかし、CMP法ではスラリーの化学作用と砥粒の機械的作用の複合効果により研磨、エッチングを行なっており研磨条件の選び方によって図1-7に示すような、ディッシング（研磨後にポリシリコン上部にできる窪み）やシンニング（ストッパー膜が削られることによるポリシリコン横の酸化膜、シリコンナイトライド膜の薄膜化）が発生する等の問題が生じる。これらの問題により、トランジスタ素子の特性不良、素子歩留まりの低下、素子信頼性レベルの低下が生じる。特にディッシングは、素子分離用の溝よりも、同時に平坦化する溝幅が広い（20倍以上）部分で顕著に現れる。³⁶⁾ ディッシングは研磨パッドの変形とポリシリコンと酸化膜の研磨レートの差により生じると考えられ、研磨パッドの弾性率を高めることにより平坦化特性を改善できる。しかし、弾性率を高め過ぎると、一部の砥粒に荷重が集中し、ウェーハ上に発生するスクラッチ（研磨によって生じたキズ）数が増加することがわかっており、半導体デバイスの加工には適さない。このため、スクラッチの発生を抑制し、且つ加工段差が生じないCMPプロセスを開発しなければならない。

1. 3. 2 金属汚染と結晶欠陥

トレンチポリシリコンを平坦化する場合、平坦化後のウェーハ表面には複数のダストや微細なキズが残り、デバイス特性にさまざまな弊害をもたらすことが知られている。図1-8に研磨後にウェーハ表面に残留するダスト数の測定結果を示した。なお、研磨荷重は 100 gf/cm^2 である。CMP後にダストがウェーハ上に残留した状態でデバイス製造工程を進めると、パターンディフェクトを形成し、ダストに含まれる重金属汚染物は次工程で結晶欠陥を発生させるために問題になる。また、図1-9に示すマイクロスクラッチがフィールドの酸化膜上に生じた場合、スクラッチ内に残ったポリシリコンはエミッター





図1-7 ディッシングとシンニング






図1－9 CMP後に観察されたマイクロクラッチの光学顕微鏡写真

コレクタ間をショートさせるリーク電流パスとなるので問題である。

このため、CMPプロセスにおけるCMP後洗浄技術の確立は歩留まり確保のために重要であり被研磨膜ごとに最適化しなければならない。

CMP後に問題となる欠陥はいくつかのタイプに分類できる。代表的な欠陥を図1-10に示す。

(1) メタル汚染：これはスラリー、研磨パッドに含まれるものと研磨時に被研磨膜から生成されるものがある。スラリー等の材料の高純度化が重要である。

一方、研磨時の化学反応で生成するメタル不純物は膜への再吸着が起きないように、後洗浄を工夫することが重要である。(2) ダスト：これについても(1)と同様である。(3) マイクロスクラッチ：研磨粒子がCMP時の研磨生成物と反応して巨大化してキズをつける場合や、研磨粒子製造工程での分級不足によるスラリー中の巨大粒子により発生するものが多い。スラリーの管理とCMP後の研磨廃液を研磨中のパッド上からできるだけ早く除く工夫が重要である。

(4) 有機物汚染：メタルやポリシリコンCMPの場合に使用するコロージョンやウォーターマークから表面を保護するために用いた有機物は次工程の前に除去しなければ膜剥がれなどの問題を生じる。(5) コロージョン：CMP時の電池効果や純水洗浄中にメタル表面に生じる腐食である。(4)で説明したように有機系保護膜により、メタル表面を保護することが重要である。

ポリシリコンCMPの場合、研磨後にポリシリコン、シリコンナイトライド膜、フィールドの酸化膜が同時に現れる。後洗浄はこれら異種膜上に残留するダストなどの不純物を除去することが重要である。

図1-11は高速トランジスタ素子の分離構造図を示したものである。トレンチに充填された誘電体材料（ポリシリコン）の平坦化にCMP法を使用する前の段階の概略を示している。ポリシリコンCMP用のスラリーとしては無機または有機アルカリ溶媒で希釈したコロイダルシリカ粒子を用いる。pHは10～11、一次粒子径としては約100nmのものを使うことが多い。この構造の場合、ポリシリコンを研磨していくとアクティブエリアを保護しているストッパーの役目をするシリコンナイトライド膜がフィールドエリアの酸化膜と




図 1 - 1 0 CMP後に観察される欠陥および対策




図 1 - 1 1 トレンチを用いた素子分離構造断面図

同時に露出する。すなわちポリシリコン、シリコンナイトライド膜、酸化膜上に研磨粒子や有機物等が残るため、異なる表面電位を持つ膜をCMP後に同時に洗浄することが必要になる。

1. 4 本研究の目的および意義

CMPプロセス技術を半導体素子の製造工程に導入する際に問題となる段差の発生や研磨加工中に半導体ウェーハ表面の金属汚染やスクラッチと呼ばれるキズを抑制する新技術を開発することを目的とする。

さらに、本技術が半導体の製造工程に使用され工業の発展に寄与することと電解イオン水洗浄という薬品の使用量を削減できる新技術を確立することで半導体工業界における環境問題の解決に大きく貢献することが本研究の意義である。

1. 5 本論文の概要

本論文は第1章 序論、第2章 ポリシリコンCMPプロセスにおける加工基本特性、第3章 ディッシングレススラリーによるポリシリコンCMPにおける加工段差の抑制技術、第4章 界面活性剤を用いたCMP後処理技術、第5章 電解イオン水洗浄技術、第6章 電解イオン水を用いたCMP後処理技術、第7章 新ポリシリコンCMP技術を用いたバイポーラトランジスタの素子分離特性、第8章 結論 から構成されている。以下その順に概要を述べる。

第2章ではトレンチを形成後に埋めこんだポリシリコンの平坦化の手法として採用したCMPプロセスの基本特性を検討した結果についてまとめた。

第3章では2種類のスラリーを加工点でミキシングし粘性を上げ、研磨パッドを硬質化することで平坦化特性を向上させるプロセスの検討結果についてまとめた。第4章ではCMP後のウェーハ表面の洗浄方法として開発した洗浄技術についてまとめた。ポリシリコン上にウォーターマークと呼ばれる円形の酸

化膜の形成を防ぎ、素子領域を保護しているシリコンナイトライド膜上の残留ダストの洗浄を洗浄液に界面活性剤を溶解して使用する新洗浄方法についてまとめた。

第5章では第4章で開発した界面活性剤を用いたCMP後洗浄技術を地球環境面への配慮からさらに改良を加えるために開発した電解イオン水生成装置と電解イオン水洗浄技術の基本特性についてまとめた。

第6章では第3章から第5章で開発したCMP技術と電解イオン水を使用したCMP後洗浄を組み合わせてトレンチ構造の試作デバイスを作製し、CMP後に金属汚染除去後のフィールド酸化工程における金属汚染量と結晶欠陥の関係を評価し結晶欠陥抑制方法を確立した結果について述べた。第5章までの技術と組み合わせることによりトレンチ工程における結晶欠陥の発生を完全に抑制することができた。

第7章では第6章までにまとめた新トレンチ形成技術を使用して製作した高速バイポーラトランジスタデバイスの素子分離特性についてまとめた。

これら本論文の概要を図1-12のフローチャートに示す。




図1-12 フローチャート

第1章の参考文献

- 1) Y. Yamamoto, K. Sakuma, "A novel self-aligned technique and its application to high-speed bipolar LSI's" IEEE Transactions on Electron Devices 35 (1988) 1601.
- 2) Teng C.W, Pollack G, Hunter W.R, "Optimization of Sidewall Masked Isolation Process" IEEE Transactions on Electron Devices ED-32 No.2 (1985) 124.
- 3) Chiu K.Y, Moll J.L, Manoliu. J, "A bird's Beak Free Local Oxidation Technology Feasible for VLSI Circuits Fabrication" IEEE Journal of Solid State Circuits SC-17 No.2 (1982) 166.
- 4) E.Basous, H.N.Yu, V.Maniscalco, J. Electrochem. Soc. Solid-state science and technology, 123 (1976) 1729.
- 5) J.A.Bondur, H.B.Pogge, Method for forming isolated region of silicon utilizing reactive ion etching, U.S.Patent4104086, Aug.(1978)
- 6) D.D.Tang, G.P.Li, C.T.Chuang, D.Danner, M.B.Ketchen, J.Mauer, M.Smyth, M.Manny, J.D.Cressler, B.Ginsberg, E.Petrillo, T.H.Ning, C.C.Hu, H.S.Park, "73ps Si bipolar ECL circuits." ISSCC Techno. Dig. (1986) 104.
- 7) G.C.Schwartz, P.M..Schaible, "Reactive ion etching of silicon" J. Sci.Technol.16 (1979) 410.
- 8) H.B.Pogger, J.A.Bondur, P.J.Burkhardt, "Reactive ion etching of silicon with CL₂Ar(l)." J.Electrochem.Soc.130 (1983) 1592.

- 9) H.Goto, T.akada, R.Abe, Y.Kawabe, K.Oami, M.Tanaka, "An isolation technology for high performance bipolar memories-IOP- II" IEDM Techn. Dig. (1982) 58.
- 1 0) A.Hayasaka, Y.Tamaki, M.Kawamura, K.Ogiue, S.Ohwaki, "U-grove isolation technique for high speed bipolar VLSIs." IEDM Tech. Dig. (1982) 62.
- 1 1) R.Jairath, A.Pant, T.B. Withers, W. Krusell, "Linear planarization for CMP" Solid State Technology / October (1996) 107.
- 1 2) T.Nakamura, K.Ikeda, K.Nakazato, K.washio, M.Hayashida, "63ps ECL circuits using advanced SICOS technology." IEDM Tech. Dig. (1986) 472.
- 1 3) K.D.Beyer, W.A.Pliskin, "Borosilicate glass trench fill" IBM technical disclosure bulletin 27, No.2 (1984) 1245.
- 1 4) W.J.Patric et al, "Application of Chemical Mechanical Polishing to the fabrication of VLSI circuit interconnections" J. Electrochemical Soc 136 (1991) 1778.
- 1 5) S.Stivaram et al, "Plananizing interlevel Dielectrics by C-M-P." Solid State Techno.(1992) 87.
- 1 6) S.Poon et al, "Integration of advanced circuits with multiplayer inter connects." IEEE-VMIC (1993) 59.
- 1 7) W.Ong et al, "Characterization of Intermetal and premetal dielectric oxides for Chemical Mechanical Polishing process integration." IEEE-VMIC (1997) 197.

1 8) J.J. Vlassak, “A Contact-Mechanics based model for dishing and erosion in chemical-mechanical-polishing” Mater. Res. Soc. Symp. Proc. 761 (2001) M4.6.1.

1 9) N. Miyashita, S. Uekusa, T. Nishioka, S. Iwami,
“A new Poly-Si CMP process with small erosion for advance trench isolation process” Mater. Res. Soc. Symp. Proc. 613 (2000) E5.3.1.

2 0) N.Miyashita, Y.Mase, J.Takayasu, Y.Minami, M.Abe, T.Izumi,
“Mechanism of a new post CMP cleaning for trench isolation process” Mater. Res. Soc. Symp. Proc. 566 (1999) 253 .

2 1) N.Miyashita, M. Shimomura, Y.Minami, I.Katakabe, H. Nojyo,
H.Ohashi, M.Abe, “A new post CMP cleaning method for trench isolation process” Symp. Proc. CMP-MIC (1996) 161.

2 2) 宮下直人,下村まり子,片伯部一郎, 安部正泰,開 俊一,大橋裕之, “P o l y S i CMP と後処理方法” Clean Technology 10 日本工業出版 (1995) 24.

2 3) N.Miyashita, S.Uekusa, H.Katsumata, “Characterization of a new cleaning method using electrolytic ionized water for poly silicon chemical mechanical polishing process” Jan. J. Appl. Phys.41 (2002) 5098.

2 4) N.Miyashita, S.Uekusa, H.Katsumata, M.Kodera, Y.Matsui,
“Investigation of Poly Si trench cleaning process using electrolytic ionized water with carbon electrode” Jan. J. Appl. Phys. 投稿中.

2 5) K.Yamaguchi, H.Nambu, K.Kanetani, N.Homma, Y.Nishioka,

- A.Uchida, K.Ogiue, "A 3.5ns, 2W, 20mm² 16kb ECL Bipolar RAM." ISSCC Thecn. Dig. (1986) 214.
- 26) Y.Awaya, K.Toyoda, O.Nomura, Y.Nakaya, K.Tanaka, H.Sugawara, "A 5ns access time 64kb ECL RAM." ISSCC Thecn. Dig. (1987) 130.
- 27) L.M.Cook, J.Non- Crystalline Solids, 120 (1990) 152.
- 28) 宮下直人, 安部正泰, "デバイス製造の立場からみた機械的プラナリゼーション加工の現状と課題" 精密工学会誌 **62**, No.4 (1996) 491.
- 29) Y. Tateyama, T. Hirano, T. Ono, N. Miyashita, " Study on ceria-based slurry for STI planarization." ECS proceedings of the international symposium 2000-26 (2000) 297
- 30) S.Seta, T.Nishioka, Y.Tateyama, N.Miyashita, "Study on nano – scale wear of Silicon oxide in CMP process." ECS proceedings of the international symposium 2000- 26 (2000) 28.
- 31) Y.Saito, T.Yamamoto, Y.Hayashi, T.Mogami
"A highly uniform CMP using ultra-head pad for shallow trench isolation." Mater. Res. Soc. Conference Proc. ULSI XIV (1999) 273.
- 32) Weidan Li, Dong W.S, M.Tomozawa, S.P.Murakawa, " The effect of the polishing pad treatments on the chemical-mechanical polishing of SiO₂ films." Thin Solid Films **270** (1995) 601.
- 33) K.Achuthan, J.Curry, M.Lacy, D.Campbell, S.V.babu, " Investigation of pad deformation and conditioning during the CMP of silicon dioxide films." J. Electronic Materials **25** No.10 (1996) 1628.

3 4) T.H.Osterheld, S.Zuniga, S.Huey, P.McKeever, C.Garretson, B.Bonner, D.Bennett, R.R.Jin, " A novel retaining ring in advanced polishing head design for significantly improved CMP performance." Mater. Res. Soc. Symp. Proc. 566 (1999) 63.

3 5) J.W.Lee, B.U.Yoon, C.K.Hong, C.L.Song, J.T.Moon, M.Y.Lee, "Study on the effect of CMP parameters on planarity during oxide CMP process." Conference Proceedings ULSI XIV MRS (1999) 243.

3 6) 宮下直人, 小寺雅子, 松井嘉孝, 南 良宏, 平林英明, 西岡 岳, "ポリシリコン CMP プロセスにおけるディッシングレススラリーの開発" 砥粒加工学会誌. 44, No.2 (2000) 85.

第2章 ポリシリコンCMPプロセスにおける基本特性

2. 1 緒言

第2章では素子分離用のトレンチにLP (Low Pressure) - CVD法で埋め込んだポリシリコンの平坦化に使用するCMP装置^{1) 2)}の基本特性についてまとめた。第1章で述べたように、ポリシリコンの平坦化にはディッシング^{3) 4)}の低減化と高精度洗浄技術を確立することが重要である。本章では本研究で使用するCMP装置 (EPO-112: 荏原製作所製)⁵⁾に適用する(1) 研磨スラリー成分の高純度化, (2) ディッシングが少ない研磨パッドの選定とディッシングが少ないパッドコンディショニング条件の確立, (3) トップリングの構造とバックサイドセラミックプレート形状の最適化, (4) 終点検出方法の評価, について各種実験を行い, 第3章以降で述べる検討に必要な実験環境を準備した。

2. 2 研磨スラリー成分の高純度化の検討

2. 2. 1 スラリー粒子径最適化の実験

図2-1にはCMP装置 (EPO-112 荏原製作所製) の平面概略図を示す。研磨を行なうテーブルとCMP後のウェーハを洗浄するクリーニングユニットから構成されている。図2-2は研磨中のCMP装置加工点の写真を示したものである。ウェーハは被加工面を下にしてキャリアに保持され、研磨盤に張られた研磨パッド上で相対運動をしている。ウェーハ表面ではスラリーとの化学反応により生じた反応層を研磨パッド表面で保持された研磨粒子によって機械的に除去され研磨が進行する。反応層の形成速度が速い程研磨レートは高くなる。したがってCMPプロセスでは、はじめにそれぞれの研磨膜を対象に加工に必要なスラリーおよび、パッドを選択しなければならない。^{6, 7)}




図 2 - 1 CMP 装置の平面図 (EP0-112)




図 2 - 2 CMP 装置の加工点

実験開始の条件は従来のシリコンウェーハのミラー研磨条件を参考にして決定した。研磨パッドとして IC-1000（ロデール社）を選定し、スラリーとして SP-15（フジミ研磨剤）を使用し、荷重 200 gf/cm^2 、トップリング／テーブル回転数を $100/100 \text{ rpm}$ に固定し、研磨粒子径（コロイダルシリカ）と研磨レートとの関係を測定した。

ポリシリコン CMP では酸化膜 CMP と同様に NaOH や KOH 等の無機アルカリ溶液中あるいは NH_3 やアミン等の有機アルカリ溶液中にシリカ粒子を分散したコロイダルシリカを使用した。今回実験に使用したスラリーの成分を表 2-1 に示す。実験に使用したコロイダルシリカ粒子の光学顕微鏡写真を図 2-3 に示す。研磨粒子の粒子径をパラメータにして研磨を行った。実験に使用した平均粒子径は 60 nm 、 70 nm 、 240 nm のコロイダルシリカである。研磨レートの測定には N 型 Si (100) 上に熱酸化膜を 100 nm 成長した後に LP-CVD 法でポリシリコンを 1000 nm 成長したウェーハを使用した。研磨前の膜厚を光学式膜厚計（ラムダエース：大日本スクリーン社製）で測定後研磨を行い、(2-1) 式に示すように研磨後の残膜を測定し、差からそれらの研磨レートを計算した。

$$(A - B) / T \quad (2-1)$$

研磨前の膜厚 A

研磨後の膜厚 B


研磨時間 T

2. 2. 2 実験結果および考察

実験結果を図 2-4 に示す。粒子径を大きくすることで研磨レートは増加するが、リニアでは無い。平均 2 次粒子径が 60 nm で 41 nm/min 、 70 nm で 810.8 nm/min と粒子径がわずか 10 nm の差にもかかわらず研磨レートに大きく影響していることがわかった。研磨粒子径が $60 \sim 70 \text{ nm}$

表 2-1 実験に使用したスラリーの成分

Base material	Colloidal – Silica
Concentration of particle	15.8 wt%
Particle size	Primary: 30～40 nm Secondary: 65～75 nm
Solution	NaOH
pH	11.2
Concentration of metallic contamination	
Na	2370 ppm
Al	90 ppm
Fe	40 ppm
Ti	40 ppm
K	5 ppm



有機シランの加水分解により製造

図 2-3 実験に使用したコロイダルシリカ粒子の光学顕微鏡写真




図 2-4 スラリー中の研磨粒子径に対する研磨レートの関係

の間にコロイダルシリカでの研磨において変曲点が存在しており、小粒子径では加工が出来ないことを示唆している。粒子径が小さいとCMP中に膜上で粒子がスリップしてしまうことで、研磨レートが遅くなるものと考えられる。また、平均粒子径が240 nmでは研磨レートが1108.4 nm/minと速くなるがスクラッチが発生していることがわかった。この時のスクラッチの写真を図2-5に示す。スクラッチ⁸⁾が配線や素子をまたいで発生し、その中に導電性の物質が残っていると素子間がリークする原因になることがわかっている。これらの結果を参考にして、スクラッチの発生が無く、且つ研磨レートが速い平均粒子径70 nm (65~75 nm)を選択し、このコロイダルシリカ溶媒に分散しスラリーとして使用することにした。⁹⁾

次に研磨粒子径を最適化し、研磨を行い研磨後のウェーハ表面に残留する金属不純物量を測定した。研磨した後、DI water (Dielectric water) で洗浄を行なった後にウェーハ上に残留する金属不純物をICP-MS (Inductively Coupled Plasma/Mass Spectroscopy) 法で分析した結果を図2-6に示す。1×10¹¹ atoms/cm²以上のFe, Cu金属不純物がウェーハ表面に残留していることがわかる。^{10, 11)} スラリー成分は表2-1に示すようにAl, Fe, Ti, Kおよび、溶媒からのNaが含まれており、研磨中に汚染している可能性が明らかになった。¹²⁾ 特に、半導体デバイスプロセスにおいてKやNa等の金属不純物はMOS型トランジスタ素子のV_{th}シフト等のデバイス特性を劣化させることが知られておりスラリー成分中から排除しなければならない。このため、溶媒を十分に精製された有機溶媒に変更した。ただし、有機溶媒を使用する場合、大きな問題がある。素子分離のトレンチの横に位置している素子領域を保護しているシリコンナイトライド膜へのダメージである。

ポリシリコンCMPにおけるスラリー中のアミン濃度に対する酸化膜とポリシリコンの選択比依存性の結果を図2-7示す。酸化膜に対するポリシリコンの選択比を上げることで研磨時のディッシングを抑制できるが、シリコンナイトライド膜が有機アミンによってエッチングされる。アミン濃度を上げてポリシリコンの研磨レートを相対的に上げることにより、酸化膜に対する選択比を上げるための検討を行なったが、別の実験結果から化学反応を強めるために




図2-5 CMP後に観察されたマイクロスクラッチの光学顕微鏡写真




図2-6 CMP後にウェーハ上に残留した金属不純物




図 2-7 スラリー中のアミン濃度に対する
ポリシリコンと酸化膜の選択比依存性

pHを11.5以上に上げるとシリコンナイトライド膜とポリシリコン膜表面の面荒れが生じることがわかっている。pHを11.0以下に下げた場合にはエッチングによる面荒れを生じなかったため、pHは10.5に固定し実験を行なった。その結果については後述する。

筆者らは精製した有機アミンとしてピペラジンを選択した。最適化により最終的に完成したスラリーの組成を表2-2に示す。

スクラッチを抑制できる粒子径を決定し、さらに残留金属汚染を抑制するために高純度化したスラリーを我々はPT-SC1と命名した。PT-SC1を使用してポリシリコンCMPを行ない超純水洗浄後にICP-MS法を使用して金属汚染の測定を行なった。ウェーハ上に残留する金属不純物の測定結果を図2-8に示す。¹³⁾

スラリーの高純度化を行なったあと、ウェーハ上に金属汚染が残留する原因を調べるためにCMP時にウェーハと接触する研磨パッド(IC-1000; ロデール社)、ウェーハ裏面のウェーハ吸着フィルム(NF-200; ロデール社)ウェーハ保持用のリテーナーリング(荏原製作所製)とウェーハを接触させてからウェーハ上に残留する金属汚染量をICP-MS分析法を用いて測定した。その結果を表2-3に示す。それぞれの材料とウェーハを接触させることにより金属不純物がウェーハに転写して吸着していることがわかる。これらの汚染はスラリーの高純度化だけでは解決することは困難であり、CMP後の洗浄技術の開発が必要であることを示唆している。

一方、シリコンナイトライド膜とポリシリコン膜表面へのダメージを低減するために有機アミンの濃度を抑え、pHを10.5に固定した結果、課題であった面荒れの発生は見られず、pHを10.5にすると良い結果が得られることがわかった。

表 2-2 最終的に決定したスラリーの成分表

Base material	Colloidal – Silica
Concentration of particle	17. 3 wt%
Particle size	Primary: 30~40 nm Secondary: 65~75 nm
Solution	Piperazine
pH	10.5
Concentration of metallic contamination	
Na	1 ppm
Al	1 ppm
Fe	1 ppm
Ti	1 ppm
K	1 ppm




図 2-8 CMP後にウェーハ上に残留した金属不純物

表2-3 CMP部材と接触したSiウェーハへの汚染量

CMP 部材	分析元素						
	Na	Fe	Al	K	Cr	Cu	Ni
① バックリングフィルム	94	85	69	49	2,4	2.1	↓
② 研磨パッド	33	4.8	10	5.1	↓	2.4	↓
③ テンプレート	7.9	6.3	11	2.8	↓	1.3	↓
④ 両フィルム	170	6.2	7.5	57	↓	1.6	↓

単位は全て $1 \times 10^{10} \text{atoms/cm}^2$

2. 3 パッドの選定とそのコンディショニング条件の検討

2. 3. 1 ディッシングが少ない研磨パッドの選定

研磨パッドもスラリーと同様に被加工膜や目的とする加工形状によって硬度、表面形状、および材料種を最適化する必要がある。¹⁴⁻¹⁶⁾

図2-9は現在、市販されているCMP用パッドの物性値データをまとめて示したものである。例えばポリシリコン、GaAsのようにケミカル性（化学反応）が支配的な研磨の場合、弾性回復率が高く柔らかいaのパッドが使われることが多く、酸化膜に代表される機械的な研磨が必要な膜の場合には弾性回復率が高く硬いパッドdを使用していることが多い。なお、硬いパッドを用いる場合ウェーハとパッドの密着性が良いためウェーハ表面へのスラリー供給が不足しやすくエンボス（穴加工）や溝加工を施して対策する。また、ウェーハ面に接するパッド表面の硬度を上げ且つ弾力性が要求されるプロセスの場合は2層パッドと呼ばれ柔らかいパッドに硬いパッドを重ねた2重構造のものが使用されている。図2-9のパッドbがそれである。硬度、弾性回復率、密度、圧縮率のバランスが良いこととコンディショニングにより表層をコントロールし易いことからポリシリコンCMP用としてこのタイプを用いることにした。¹⁷⁾ ディッシングを防ぐためには硬いパッドの使用が必要であるが、硬いとスクラッチが入りやすいという問題がある。柔らかいパッドはスクラッチは入りにくいがディッシングし易くトレンチの平坦化には適さない。そこで硬いパッドの表層をコンディショニングと呼ばれる目立てを行い、表層のみを柔らかくすることでディッシングを軽減できるかどうかの検討を行なった。

2. 3. 2 研磨パッドのコンディショニング

2. 3. 2. 1 研磨パッドの選定およびコンディショニング条件の最適化

コンディショニングと呼ばれる研磨パッドの表面処理は、パッド特性を維持するためには必要な技術である。コンディショナー（ならし）¹⁵⁾ には研磨




図2-9 市販されているCMP用研磨パッドの物性データ

パッドの種類に応じてさまざまな種類や形状のものが使われておりノウハウの一つである。実験には工業用ダイヤモンド粒子を電着固定したリング状のダイヤモンドドレッサーを使用した。コンディショニング時にダイヤの結合剤が溶出しないように表面をテフロンでコーティングしたものを製作して使用した。

研磨パッドは図2-9のパッドbのタイプ（IC-1000/SUBA-4；ロデール社）を使用し、スラリーにはPTS-C1を使用した。CMP条件は、荷重 400 gf/cm^2 、トップリング/テーブル回転数を $100/100\text{ rpm}$ に固定して50枚の処理を行い、研磨レートと面内均一性の測定を行った。ウェーハは2.3.1項と同じようにN型Si(100)上に熱酸化膜を 100 nm 成長した後にLP-CVD法でポリシリコンを 1000 nm 成長したものを使用した。研磨を開始してから最初の30枚までは1枚研磨後に 0.5 min 間のパッドコンディショニングを行い、30枚目から38枚目まではコンディショニング無し、39枚目からは再度、処理毎に 0.5 min 間のパッドコンディショニングを行い、研磨した後に研磨レートと均一性を評価した。

2.3.2.2 実験結果および考察

コンディショニング有無が研磨レートに及ぼす影響について実験を行なった結果を図2-10に示す。33枚目までは、コンディショニングにより研磨レートは安定しているが途中でコンディショニングを止めると直ぐにレートが低下する。コンディショニングを再開した39枚目からは研磨レートが回復したことがわかる。このことは研磨粒子と反応性生物質がパッド上に徐々に蓄積し、目詰まりすることが原因と考えられる。

コンディショニング時間に対するポリシリコンの研磨レートと面内均一性をまとめた結果を図2-11に示す。コンディショニング時間を増やすと研磨レートが低下し、均一性が悪くなることが明らかである。

研磨レートが下がる理由としてはコンディショニング時間を増やすことでパッドに残留している研磨粒子が減少して初期の研磨に寄与する粒子数が減るためと考えられる。これらの結果から研磨パッドのコンディショニングは必要で




図2-10 コンディショニング有無が研磨レートに及ぼす影響




図2-11 コンディショニング時間に対する
Poly Si CMPの研磨レート

あるが、長時間やり過ぎるとパッド上の粒子が減り、パッドの表面が荒れて均一性が悪化することが明らかになった。

2. 4 コンディショニングによるパッド表層厚の最適化

2. 4. 1 パッド表面厚と加工段差のシミュレーションの結果と考察

本実験の前にシミュレーションを行った結果を図2-12と図2-13にそれぞれ示す。シミュレータとして東芝社内で開発した研究開発専用機を用いた。

段差部分のCMPを行ったときのディッシングの進行は、断面形状からわかるように同じパッドであっても表層が $30\mu\text{m}$ の場合、30%オーバーポリッシュを行った後のディッシング量が 200nm 以上であるのに対して表層の軟質層が $2\mu\text{m}$ の場合、30%オーバー研磨を行ってもディッシング量は 10nm 以下であることがわかった。コンディショニングでパッドの表面を荒らすことでディッシング量が増えることがわかる。実際に実験を行い確認したところ、表層が $30\mu\text{m}$ の場合ディッシング量が約 300nm 、 $2\mu\text{m}$ の場合約 30nm とシミュレーションの結果とほぼ同じ傾向を示した。1. 2. 3項で述べた酸化膜CMPプロセスについてもシミュレーションを行った。Prestonの式を満たさない新しいCMP技術であるが、図2-14に示すように、パッド表層の柔軟層厚が $30\mu\text{m}$ と厚い場合スラリーで工夫してもディッシングを防ぐことができないことがわかる。このことはパッド表層の厚さがディッシングに大きく影響していることを示唆している。以上のことより、パッドの表層厚が $2\mu\text{m}$ になる条件を採用した。

研磨パッドの軟質層をコントロールするのはコンディショナーのダイヤ粒子の径とコンディショニング時間である。再現性良くコンディショニングが可能なコンディショナーの粗さ（#1000）、コンディショニング圧 $20\text{gf}/\text{cm}^2$ 、処理時間 0.5min . を標準のコンディショニング条件として今後の実験を行なった。




図2-12 CMP加工段差シミュレーションの結果
(パッド表層の軟質層；30 μm)




図2-13 CMP加工段差シミュレーションの結果
(パッド表層の軟質層；2 μm)




図2-14 CMP加工段差シミュレーションの結果
(Prestonの式を満足しない研磨の場合)

2. 5 ウェーハ保持方法

2. 5. 1 バックサイドセラミックプレートの形状と均一性の実験

ウェーハ保持方法はウェーハ面内の研磨均一性に最も影響を与えるパラメータである。特にキャリア内のウェーハ保持用セラミックプレートの形状を加工し、凹又は凸に加工することで面内の荷重分布を均一に分散し、ウェーハ面内の研磨量を制御できるものと考え、ウェーハの保持方法の検討を行った。

ポリシリコンCMPの場合、ウェーハ周辺の研磨レートがセンターに比べて高い。このことはウェーハ周辺への荷重が高いこととウェーハセンターへのスラリー供給が不足していることが原因であると予測し、次のような実験を行なった。ウェーハを保持するバックサイドセラミックプレートの形状を図2-15に示すようにラウンド加工した。ラウンド加工することでウェーハのセンターと周辺に加わる荷重を制御し、スラリーをウェーハ全面に供給できるようにするのが狙いである。なお、ラウンド量 ΔT は $4\mu\text{m}$ 、 $8\mu\text{m}$ の凸加工したものと $12\mu\text{m}$ の凹加工した3種類を作製し、従来型のフラットのセラミックプレートと研磨後の面内均一性を比較検討した。なお、実験にはN型Si(100)の8in. ウェーハ上に SiO_2 を 100nm 成長し、さらに 1000nm のポリシリコンをLP-CVD法で成膜したものを使用した。一定時間研磨を行ない、研磨前のポリシリコン膜厚と研磨後のポリシリコン膜厚の差を研磨量とした。

2. 5. 2 実験結果および考察

バックサイドセラミックプレートのラウンド量に対する研磨レート、面内均一性の結果を図2-16に示す。フラットの場合、 $580\text{nm}/\text{min}$ であった研磨レートが凹凸それぞれの加工を行うことで $800\text{nm}/\text{min}$ に増加することがわかった。これはパッドに対してウェーハを凹凸にそらすことでスラリーがウェーハ全面に供給できるためと考えられる。また、均一性はフラット形状に比べて改善されており、 $\Delta T=4\mu\text{m}$ で最小ばらつきを示すことが




図2-15 バックサイドセラミックプレートの断面形状とラウンド量




図2-16 バックサイドセラミックプレートのラウンド量と研磨レート，面内均一性

わかる。この結果から、本研究に使用したCMP装置（EPO-112：荏原製作所社製）の場合、ウェーハ周辺への荷重集中が大きいいため、特別にバックサイドセラミックを加工してウェーハ面内への荷重を均一にする必要がある。

$\Delta T = 4 \mu m$ の凸型バックサイドセラミックプレートを使用することで面内均一性を5%以下に改善できた。セラミックプレート形状を決めた後、重要なのがセラミックプレートへのウェーハの固定方法の選択である。図2-17に示すバックリングフィルムチャックが一般的である。この技術は吸水した専用マットにウェーハを吸着固定する方法である。吸着用のフィルムの厚さや表面状態がウェーハの研磨レートや均一性に影響するので、マットの管理が不可欠となる欠点があるため、今回のCMP装置では、図2-18に示すように、ウェーハ裏側からウェーハにエアーで加圧しながら研磨するバックサイドプレッシャーを併用した。この他にも図2-19に示すようなエアーの代わりに水で加圧するハイドロチャックを使用することも考えたがチャックの配管の詰まりやスラリーの希釈等の問題があることからここでは採用を見送った。

また、ウェーハの周辺を囲むガイドリングを使用して均一性を向上させる方法がある。図2-20にこの構造図を示す。この新構造のヘッドはI（Interigent）-ヘッドと呼ばれている。ガイドリングとウェーハ表面との高さをほぼ同じになるように制御することでウェーハ周辺への荷重集中による研磨パッドの変形を避けることが可能であり、均一性を大きく向上できた。一方、ノーマルヘッドにはガイドリングとウェーハの高さを制御する機能が備わっていない。面内均一性を確保するための構造としてはI-ヘッドがノーマルヘッドに比べて有利である。

図2-21にI-ヘッドとノーマルヘッドをそれぞれ適用して研磨を行なった場合の面内均一性の結果を示す。I-ヘッド構造のキャリアについては現在、開発段階である。左がバックリングフィルムチャックを使用したノーマルヘッドキャリア方式である。CMP後の均一性はノーマルヘッドが10.1%であるのに対して新構造のI-ヘッドでは3.2%に向上している。しかし、構造が複雑であるために面内均一性の安定性についてはまだ問題が残っていることと、 $\Delta T = 4 \mu m$ キャリアを用いることで均一性を5%以下に制御できることから、本研究ではノーマルヘッドのキャリアを使用することに決定した。




図 2 - 1 7 トップリングのウェーハ保持方法
(バックフィルムチャック)




図 2 - 1 8 トップリングのウェーハ保持方法
(バックサイドプレッシャー)




図2-19 トップリングのウェーハ保持方法
(ハイドロチャック)





図2-20 トップリングのウェーハ保持方法
(ノーマルヘッド (左) とI-ヘッド (右))

●300mm Φ / Head依存性


Normal-Head



Test Result	41 Point Diameter
Polish Rate (nm/min)	395.6
Uniformity (MaxMin %)	10.1

※エッジテープに
よる改善有り。

I-Head



Test Result	41 Point Diameter
Polish Rate (nm/min)	455.9
Uniformity (MaxMin %)	3.2

(EE=5mm)

図 2-21 I-ヘッド適用の効果

2. 6 終点検出方法の検討

ポリシリコンCMPの場合、研磨のストッパー膜（選択性膜）として SiO_2 膜とシリコンナイトライド膜を使用する。通常、ストッパー膜に対して十分な選択比を得ることができるが、ストッパー膜のパターンサイズやパターン密度により選択比は変化する。また、ポリシリコンデポ膜厚の面内、ウェーハ間のばらつきがあるため、終点ポリッシュからオーバーポリッシュ量を設定するが、終点が変わらないとオーバーポリッシュ時間を制御できない。ディッシングが発生した場合、ストッパー膜の下を酸化する際（LOCOS酸化）にパターンの寸法変換差や変形が生じて問題になる。LOCOS酸化におけるBird's Beak^{18, 19)}の形状が変わるとエミッタの面積が変動する。エミッタの面積が変わることでトランジスタ特性に影響し問題になる。オーバーポリッシュが生じないように研磨レートと選択比を安定化するCMP装置の終点検出技術の導入が必要である。これまで検討を行い決定してきたCMPの加工条件に終点検出方法が適用可能であるかどうかを評価した。EPO-112に取り付けた終点検出の概略図を図2-22に示す。研磨テーブルを回転させているモーターの電流負荷をモニターし電流値で検出する装置である。ポリシリコンとは異なり、ストッパーである SiO_2 膜とシリコンナイトライド膜はポリシリコンCMP用のスラリーでは研磨されないためにポリシリコン膜が研磨されてストッパー膜が露出するとウェーハと研磨パッドの間の摩擦抵抗が増大し、テーブルを回転しているモーターに負荷が加わり電流値が増加した。電流値が増加しきった時点がポリシリコンCMPの終点である。この終点検出の方法を実際にポリシリコンCMPに適用して一連の波形を測定した結果を図2-23に示す。

膜の残り方によって摩擦抵抗が変化し、これに連動する形でモーターに加わる力が変化している様子がわかる。フラットになったポイントが終点である。

ポリシリコンCMPプロセスにこの終点検出法を導入し研磨を行なうことで、終点を検出できることが明らかになった。




図 2-22 ポリシリコンCMPにおける終点モニターの概略




図 2-23 ポリシリコンCMPの終点検出波形

2. 7 結言

第2章では素子分離用のトレンチを埋めたポリシリコンの平坦化に使用するCMP装置（EPO-112）の基本性能を理解するために重要な（1）ディッシングの低減化と（2）高精度洗浄技術を確立するための基礎実験を行った。

CMP法を導入する場合、最も重要なことは安定した加工性能を得るために装置とプロセス条件を最適化することである。

（1）ディッシングの低減化のためには

- （a）研磨パッドの選定とコンディショニング条件の確立
- （b）トップリングの構造とバックサイドセラミックプレート形状の最適化
- （c）終点検出方法の検討と適用

が必要である。パッドの表層には、ダイヤモンドドレッサーによるコンディショニングを実施して柔軟層を形成し、ここに研磨粒子を保持する。重要なのはこの柔軟層の厚みである。表層の厚さを $2\mu\text{m}$ 以下にすることでオーバーポリッシング後のディッシング量を軽減することができた。表層がパッドの磨耗とスラリーの吸着により目詰まりを起こすと研磨レートは低下した。このため数枚処理を行なうごとにコンディショニングを行なわなければならない。

ウェーハのセンターと周辺に加わる荷重を制御し、スラリーをウェーハ全面に供給できるようにすることを目的としてバックサイドセラミックプレートを凸型に改良した。バックリングフィルムでウェーハを吸着固定させる方法を併用して、面内均一性を5%以下に改善できた。さらに、オーバーポリッシュが生じないようにCMP装置にモータートルク電流モニター式の終点検出装置を追加することによりCMPプロセスで発生するディッシング量を最小に抑えることができた。

（2）高精度洗浄技術を確立するためには

- （d）研磨スラリー成分の高純度化

が必要である。

研磨粒子径を最適化しスラリー溶媒をNaOHベースから有機アミンベースに変更することでCMPプロセスの高清浄化を行った。しかし、CMP後のウェーハをICP-MSで分析した結果Fe, Cr, Ni等の金属イオンが検出

されることがあるため原因を調査した。CMPを行なう際に装置を構成する部品の中で、研磨パッドとリテーナーリングを直接ウェーハに接触させてウェーハに吸着した金属不純物を分析した結果、Fe, Cr, Ni等の金属イオンが検出された。この金属汚染がウェーハを汚染していることがわかった。

スラリーだけではなくパッドやリテーナーリングの高清浄化およびCMP後処理方法を確立することでウェーハ汚染や他工程への汚染を防ぐことができることが判明した。また、ディッシングの抑制とCMP後洗浄については第2章で述べた検討結果だけではまだ不十分であるため第3章でディッシングレススラリーを用いた新しいCMP技術の技術検討を、第4章、第5章、第6章でCMPプロセスの清浄度を上げる新しいCMP後洗浄の技術検討を行なった。

それらについては次章以降で述べる。

第2章の参考文献

- 1) J.W.Lee, B.U.Yoon, C.K.Hong, C.L.Song, J.T.Moon, M.Y.Lee,
“Study on the effect of CMP parameters on planarity during oxide CMP
process.” Conference Proceedings ULSI XIV MRS (1999) 243.
- 2) 宮下直人, 安部正泰, “デバイス製造の立場からみた機械的プラナリゼーショ
ン加工の現状と課題” 精密工学会誌 62 No.4 (1996) 491.
- 3) N.Miyashita, S.Uekusa, T.Nishioka, S.Iwami,
“A new Poly-Si CMP process with small erosion for advance trench isolation
process” Mater. Res. Soc. Symp. Proc. 613 (2000) E5.3.1.
- 4) J.J. Vlassak, “A Contact-Mechanics based model for dishing and erosion
in chemical-mechanical-polishing” Mater. Res. Soc. Symp. Proc. 761 (2001)
M4.6.1.
- 5) N.Kondo, T.Hayashi, H.Atsuma, M.Horie, M.Yoshida, N.Kimura,
M. Tsujimura, H.Yano, K.Okumura, “Film thickness monitor for CMP
processing” Mater. Res. Soc. Symp. Proc. 566 (1999) 233 .
- 6) Y. Tateyama, T. Hirano, T. Ono, N. Miyashita, “ Study on ceria-based
slurry for STI planarization.” ECS proceedings of the international symposium
2000-26 (2000) 297.
- 7) 柏木正弘 ほか, “CMP のサイエンス “ サイエンスフォーラム社,(1997)
- 8) N.Miyashita, Y.Mase, J.Takayasu, Y.Minami, M.Abe, T.Izumi,
“Mechanism of a new post CMP cleaning for trench isolation process”
Mater. Res. Soc. Symp. Proc. 566 (1999) 253.

9) M.C.Phl, D.A. Griffiths, "The importance of particle size to the performance of abrasive particles in the CMP process."

J. Electronic Materials, 25, No.10 (1996) 1612.

10) 宮下直人, 植草新一郎, 松井嘉孝, 小寺雅子

“電解イオン水を用いたポリシリコン CMP 後洗浄”

応用物理学会：第61回応用物理学会関連連合講演会（北海道工業大学）2000年9月.

11) N.Miyashita, M. Shimomura, Y.Minami, I.Katakabe, H. Nojyo, H.Ohashi, M.Abe, "A new post CMP cleaning method for trench isolation process" Symp. Proc. CMP-MIC (1996) 161.

12) 宮下直人, 下村まり子, 片伯部一郎, 安部正泰, 開 俊一, 大橋裕之, "Poly Si CMPと後処理方法" Clean Technology 10 日本工業出版 (1995) p24.

13) N.Miyashita, S.Uekusa, H.Katsumata, M.Kodera, Y.Matsui, "Investigation of Poly Si trench cleaning process using electrolytic ionized water with carbon electrode" Jan. J. Appl. Phys 投稿中.

14) Y.Saito, T.Yamamoto, Y.Hayashi, T.Mogami, "A highly uniform CMP using ultra-head pad for shallow trench isolation." Mater. Res. Soc. Conference Proc. ULSI XIV (1999) 273.

15) K.Achuthan, J.Curry, M.Lacy, D.Campbell, S.V.babu, "Investigation of pad deformation and conditioning during the CMP of silicon dioxide films." J. Electronic Materials, 25, No.10 (1996) 1628.

- 1 6) Weidan Li, D.W.Shin, M.Tomozawa, S.P.Murakawa, "The effect of the polishing pad treatments on the chemical-mechanical polishing of SiO₂ films." Thin Solid Films 270 (1995) 601.
- 1 7) T.Nishioka, S.Iwami, T.Kawakami, Y.Tateyama, H.Ohtani, N.Miyashita, "Modeling on mechanical properties of polishing pad in CMP process." Mater. Res. Soc. Symp. Proc. 623 (2000) pE.1.5.1.
- 1 8) C.T.Chuang, D.D.Tang, G.P.Li, E.Hackbarth, R.R.Boedeker, "A 1.0 ns 5-kbit ECL RAM" Extended Abstracts of the 18th International conference on Solid State Devices and Materials (1986) 267.
- 1 9) R.C.Y.Fang, K.Y.Chiu, J.L.Mall, "Defect characteristics and generation mechanism in bird beak free structure by sidewall masked technique" J.Electrochem. Soc. SOLID-STATE SCIENCE AND TECHNOLOGY, 130. No.1(1983) 190.

第3章 ディッシングレススラリーを用いたポリシリコンCMPにおける加工段差の抑制技術

3. 1 緒言

トレンチに埋め込んだポリシリコンをCMP法で平坦化する場合、平坦化後に研磨の進行を止める目的で、ストッパー膜として酸化膜やシリコンナイトライド膜を使用する。この場合、ストッパー膜に対して選択的にポリシリコン膜を研磨することが必要である。しかし、CMP法はスラリーと膜との化学反応により形成された脆弱な層を砥粒による機械的作用により研磨加工するプロセスであるために、研磨条件の選び方によっては図3-1に示すような、ディッシング（研磨後にポリシリコン上部にできる窪み）やシンニング（ストッパー膜が削られることによるポリシリコン横の酸化膜、シリコン窒化膜の薄膜化）が発生する等の問題が生じる。これらの問題により、トレンチ素子の特性不良、素子歩留まりの低下、素子信頼性レベルの低下が生じる。ディッシングを抑制する方法としては、第1章で述べたような界面活性剤と酸化セリウム粒子を使用して研磨を行なう方法がある。^{1) 2)} この方法は図3-2 (a) に示すように表面が凹凸になっている場合、凸部分だけを選択的に平坦化する多層配線形成工程におけるA1配線間に埋め込んだ酸化膜を平坦化する際に有効な方法である。ポリシリコンCMPの場合は、被研磨膜をLP-CVD法で成長しているためにCMP法による研磨の前の段階で図3-2 (b) に示すようにすでに平坦であり、酸化膜CMPのように凸部だけを選択的に研磨することはできない。

したがって、ポリシリコンCMP用の新しいCMP技術の開発が必要になる。

トレンチ素子分離を用いた半導体デバイスにおいて、トレンチの幅は $0.5\mu\text{m}$ 以下で狭いがキャパシタや抵抗を同時に形成するプロセスも存在しておりCMP法でトレンチと同時に $10\mu\text{m}$ 以上の幅の領域を平坦化しなければならない。ディッシングは、後に3.3節で述べるように素子分離用の溝よりも、同時に平坦化する溝幅の広い（20倍以上）部分で顕著に現れる。ディッシングは研磨パッドの変形とポリシリコンと酸化膜の研磨レートの差により起こる




図3-1 ディッシングとシンニング




図3-2 (a) 酸化セリウムによる研磨モデル




図3-2 (b) ポリシリコンCMP前の断面形状

と考えられ、研磨パッドの弾性率を高めることにより平坦化特性を改善することが可能である。しかし、弾性率を高めると、一部の砥粒に荷重が集中し、ウェーハ上に発生するスクラッチ（研磨によって生じたギズ）数が増加することがわかっており、半導体デバイスの加工には適さない。³⁾

そこで、pHにより粘度が変化するセルロースをスラリーに混合し、D I w a t e r 希釈により加工点でpHを調整し、スクラッチの発生を増加させることなく、ディッシングとシンニングを抑制するCMP技術の開発を行なった。⁴⁾

⁵⁾ 本章では、これらの実験方法およびこの技術の加工性能とそのメカニズムについて検討した結果について述べる。⁶⁾

3. 2 スラリー混合プロセスの検討

3. 2. 1 実験装置

スラリーとセルロースを混合する際のpHと液の粘性を測定できるユニットを製作して評価を行った。実験装置を図3-3に示す。スラリーとセルロースが混合できる石英ビーカーに光の吸光度を測定する検出装置を配置した。この装置を使用し、高分子材料と研磨スラリー、およびD I w a t e rを混合しながらスラリーの粘度と吸光度を測定した。なお、pHの測定はガラス電極と比較電極とを組み合わせ測定した。

3. 2. 2 スラリー粘度のpH依存性

コロイダルシリカを分散させたアルカリ水溶液にセルロースを添加し、スラリーとして用いた。コロイダルシリカの濃度は、10 w t %、セルロースの濃度は、0.25 w t %とした。図3-4に、スラリーの溶媒として添加している無機アルカリの濃度を変えた場合のスラリーpHと粘度の変化を示す。なお、今回の実験では無機アルカリ溶媒としてアンモニア水溶液を使用し、測定時のスラリーの温度は25℃とした。アンモニア水溶液の濃度を0.5 w t %以下




図 3 - 3 実験装置




図 3 - 4 アンモニア水溶液濃度と粘性, pH の関係

に下げると、 pH は10以下に減少し、粘度は $20\text{ mPa}\cdot\text{s}$ から $10000\text{ mPa}\cdot\text{s}$ に急激に上昇する。⁶⁾ アンモニア水溶液の濃度が $0.25\text{ wt}\%$ 以下では、濃度の低下とともに、スラリーの粘度は徐々に低下したが、これは、ゲル化したセルロースが凝集し、分離するためと考えられる。同様の傾向は、アンモニア水溶液の代わりに有機系アルカリ水溶液を溶媒として用いた場合にも見られた。

図3-5は、アンモニアの濃度を変えたスラリーをD I w a t e rで希釈した場合の pH の変化を示した結果である。なお、アンモニアの濃度は、 0.5 、 0.75 、 $1.25\text{ wt}\%$ とした。コロイダルシリカとセルロースの濃度は、図3-4の場合と同様、それぞれ $10\text{ wt}\%$ 、 $0.25\text{ wt}\%$ とした。D I w a t e rで希釈することにより pH は減少し、10倍以上の希釈では、 pH は10程度にまで低下することが判明した。

3. 2. 3 ディッシングレス CMP プロセスにおける研磨レート

コロイダルシリカを分散させたアンモニア水溶液にセルロースを添加したスラリーを用い、平坦なポリシリコン膜を研磨した場合の荷重と研磨レートおよび研磨量から算出したウェーハ面内均一性の関係を図3-6に示す。なお、使用したスラリーは、コロイダルシリカ粒子濃度 $10\text{ wt}\%$ 、セルロース濃度 $0.25\text{ wt}\%$ 、アンモニア濃度 $0.5\text{ wt}\%$ にしたもので、PTS-C6と命名した。スラリーは、研磨パッド上でD I w a t e r希釈して用いた。セルロースを添加せず、D I w a t e r希釈もしない場合の研磨レートが、荷重 $2.5 \times 10^4\text{ Pa}$ で、 $750\text{ nm}/\text{min}$ であるのに比べると図3-6からわかるように本スラリーを用いた場合は、約 $250\text{ nm}/\text{min}$ と低い値を示した。しかもD I w a t e r希釈していないスラリーにおいては荷重に対して研磨レートがほぼリニアに増加しておりP r e s t o nの式を満たしているのに対して粘性を上げた研磨においては低荷重時の研磨レートが低く低荷重領域でP r e s t o nの式が崩れている。このことはCMP時、表面の凹凸が平坦化するまでの間に凸部分を選択的に研磨していることを示しておりディッシングを抑制できる効果を示唆するものである。また、ウェーハ面内の均一性は、実験した




図3-5 アンモニア水溶液を希釈した時のpHの変化




図3-6 ポリシリコンの研磨レートの荷重依存性

15～30 kPa の荷重範囲では、いずれも10%以下と良好の値を示した。

3. 3 加工性能の評価

図3-7に示すトランジスタのアイソレーション用および抵抗用のトレンチ構造を想定し、トレンチ段差に対する加工性能の評価を行った。ポリシリコン CMP加工条件を表3-1に示す。図3-7において、幅0.7 μm 、長さ5 μm のトレンチがアイソレーション用であり、幅、長さともに30, 45, 55, 70, 100 μm のトレンチが抵抗用である。これらの段差を同一平面上に形成し、ポリシリコンをLP-CVD法により埋め込んだウェーハを使用して実験を行なった。なお、ディッシング量は触針式段差計 (SP-1; KLA-Tencle社製) で測定した。コロイダルシリカを分散させたアンモニア水溶液スラリーを用い、セルロースを添加した場合 (New Process) としない場合 (Conventional Process) について、ディッシング量を調べた結果を図3-8に示す。セルロースを添加した場合のみ、研磨パッド上でDIwater希釈を行なった。横軸は、ディッシング量を測定したトレンチおよび段差部の幅を表わす。

セルロースを添加しない場合には、幅50 μm 以上の段差部で、500 nmのディッシングが発生している。それに対し、セルロースを添加した場合には、幅100 μm の段差部でも、ディッシング量は100 nm程度であり、ディッシングが大幅に抑制されていることがわかった。実際のデバイス表面の光学顕微鏡写真を図3-9に、トレンチ部の断面SEM写真を図3-10にそれぞれ示す。セルロースを添加したスラリーを用いることによってディッシングが無く平坦に加工できていることが確認できた。

3. 4 考察

3. 3節で述べたように、コロイダルシリカを分散させたアルカリ水溶液に




図 3-7 トレンチ段差測定用ウェーハの断面構造図

表 3-1 ポリシリコン CMP 加工条件

Polishing Step \ Parameter	Down Force (Psi)	Table speed (rpm)	Top ring speed (rpm)	Slurry	Polishing rate (nm/min)
1	2~5	100	40	PTS-C1	800~1000
2	2~5	100	40	PTS-C1 + PTS-C6	150~170
3	1~2	60	40	PTS-C6	10~20






図3-8 セルロースの有無がディッシング量に与える影響



(a)ディッシング有り



(b)ディッシング無し

×1500

図3-9 幅広いパターンに発生したディッシングの光学顕微鏡写真
(Top view)




図3-10 ディッシングレスCMPプロセスで加工後のトレンチ形状
(断面SEM写真)

セルロースを添加したスラリーは、ポリシリコンのCMPにおいて、ディッシングを低く抑え、優れた加工特性を示すことがわかった。2. 1節で述べたとおり、このスラリーは、pHの低下により、粘度が急激に増加し、この粘度上昇が、優れた加工特性と深く関わっていると考えられる。粘度上昇により、ディッシング量が低く抑えられるメカニズムは明らかではないが、可能性として、以下のことが考えられる。

3. 4. 1 研磨パッド表層部の硬質化

西岡らは、先に、酸化膜のCMPにおける研磨パッドの接触挙動について、研磨パッド表層部の軟質層を想定したモデルを提案した。凹凸形状をもつ酸化膜と研磨パッド間の接触圧力分布を有限要素法により求め、加工特性との比較を行なった結果、研磨パッドの表面粗さに相当する軟質の表層部を仮定することにより、接触圧力分布と加工特性が、良く一致することを報告している。⁷⁾

3. 2. 1項で述べたとおり、コロイダルシリカを分散させたアルカリ水溶液にセルロースを添加したスラリーは、pHの低下にともないゲル化が進むことからゲル化したスラリーが、研磨パッド表面粗さ部に充填され、表層部を硬質化していると解釈すれば、ディッシングの発生を抑え、加工特性が改善された3. 4. 1項の結果を説明できる。⁸⁾

3. 4. 2 スラリー流体力の増加

ウェーハと研磨パッドの間にはさまれ、せん断を受けるスラリーには、研磨パッド表面の凹凸（あらさ）に起因して圧力が発生する。そこで研磨パッドの表面あらさを「三次元正弦波」と仮定し、スラリーに発生する流体圧を算出するモデルを西岡らが提唱した。⁷⁾ その結果を図3-11に示す。スラリーの粘度が水と同程度で、数 $\text{mPa} \cdot \text{s}$ の場合には、スラリーに発生する圧力は小さく、ウェーハと研磨パッドの接触にほとんど影響を及ぼさない。一方、粘度が $100 \text{mPa} \cdot \text{s}$ を越える場合には、スラリーに発生する圧力は 50kPa 以上に増加し有意な大きさになる。このことはスラリーの粘度が、 $100 \text{mPa} \cdot \text{s}$




図3-11 スラリー流体力の増加

に増加することにより、有意な流体圧力が発生し、接触を低減するハイドロプレーニング現象が起こることを意味している。この様子を図3-11に示す。

また、図3-4に示したとおり、コロイダルシリカを分散させたアルカリ水溶液にセルロースを添加したスラリーの粘度は、pHの低下により、急激に上昇し、その値は、 $100 \text{ mPa} \cdot \text{s}$ 以上になる。スラリーに発生する圧力は、ウェーハと研磨パッドの接触を減らす効果があり、その影響は、凹凸の存在しない平坦な面ほど大きいことが判明した。セルロースを添加したスラリーが優れた加工特性を示すメカニズムのひとつとして、このスラリー流体力の増加も一因と考えられる。

3. 5 結言

ポリシリコンのCMP実験において、コロイダルシリカを分散させたアルカリ水溶液にセルロースを添加したスラリーを用いることにより、ディッシングを低く抑えることができた。このスラリーは、pHの低下により、ゲル化が進み粘度が上昇するからである。ディッシングの発生が抑制されるメカニズムとして、ゲル化したスラリーによる研磨パッド表面層の硬質化および粘度上昇によるスラリー流体力の増加が考えられる。

第3章の参考文献

- 1) Y. Tateyama, T. Hirano, T. Ono, N. Miyashita, “ Study on ceria-based slurry for STI planarization.” ECS proceedings of the international symposium 2000-26 (2000) 297.
- 2) S.Seta, T.Nishioka, Y.Tateyama, N.Miyashita,
“Study on nano – scale wear of Silicon oxide in CMP process.”
ECS proceedings of the international symposium 2000- 26 (2000) 28
- 3) 宮下直人,安部正泰: “デバイス製造の立場からみた機械的プラナリゼーション加工の現状と課題” 精密工学会誌 **62**, No.4 (1996) 491.
- 4) 宮下直人, 小寺雅子, 松井嘉孝, 南 良宏, 平林英明, 西岡 岳,
“ポリシリコン CMP プロセスにおけるディッシングレススラリーの開発” 砥粒加工学会誌. **44**, No.2 (2000) 85.
- 5) N.Miyashita, S.Uekusa, T.Nishioka, S.Iwami,
“A new Poly-Si CMP process with small erosion for advance trench isolation process” Mater. Res. Soc. Symp. Proc. **613** (2000) E5.3.1.
- 6) N.Miyashita, S.Uekusa, H.Katsumata, M.Kodera, Y.Matsui
“Development of dishing-less slurry for poly-silicon CMP process”
Jan. J. Appl. Phys. 投稿中.
- 7) T.Nishioka, S.Iwami, T.Kawakami, Y.Tateyama, H.Ohtani, N.Miyashita,
“Modeling on mechanical properties of polishing pad in CMP process.”
Mater. Res. Soc. Symp. Proc. **613** (2000) E1.5.1.

- 8) N.Miyashita, Y.Mase, J.Takayasu, Y.Minami, M.Abe, T.Izumi, “Mechanism of a new post CMP cleaning for trench isolation process” Mater. Res. Soc. Symp. Proc. 566 (1999) 253 .

第4章 界面活性剤を用いたCMP後処理技術

4. 1 緒言

第1章、第2章で述べたようにトレンチポリシリコンをCMPによって平坦化する場合、ポリシリコンと比べて研磨レートが低いシリコンナイトライド膜と酸化膜を研磨のストッパー膜として用いた。このために、研磨後はポリシリコンとシリコンナイトライド膜と酸化膜がウェーハ上に同時に現れる。これら3種類の膜上に残留するシリカ粒子等のダストをCMP後洗浄で除去しなければならない。しかし、表面電位が異なるポリシリコン、シリコンナイトライド膜と酸化膜の3種類の膜上を同時に洗浄することは困難である。

さらにポリシリコン上はCMP後、酸化膜のような保護膜が存在していないために、疎水性を示す。この為、ウォーターマーク（水ガラス）と呼ばれる円形状の薄い酸化膜が発生し易い。ウォーターマークの形成を抑制するためにはCMP後のポリシリコン表面を加工直後に親水性に改質しなければならない。¹⁾

スラリー中にCMP後のポリシリコン表面を親水性表面に改質させる方法としてスラリーにセルロースを分散させる方法を考え、この効果を検証した。

また、シリコンナイトライド膜については表面のゼータ電位がpHによって変動しており、研磨直後は研磨粒子であるシリカ粒子を吸着しやすい。このことはCMP後の表面の特にアクティブマスクであるシリコンナイトライド上にダストが吸着し易いことを意味している。研磨中のウェーハ表面のpHはスラリーのpH値に依存しており、ポリシリコン用スラリーでpH: 10.5である。この時のポリシリコン、シリコンナイトライド膜、シリカ粒子のゼータ電位はともにマイナスである。研磨終了後、スラリーの供給を止めてD I w a t e rで水ポリッシングを行なうステップで、pHは少しずつ減少した。水ポリッシュ工程途中にシリコンナイトライド膜表面のゼータ電位がプラスに、シリカ粒子がマイナスになったときに残留粒子がシリコンナイトライドパターン上に吸着した。この時に吸着したダストはD I w a t e rだけのブラシスクラブ洗浄では除去することができなかった。

そこで、従来、D I w a t e r によるブラシクリーニングを行っていたCMP後洗浄に界面活性剤を加えてゼータ電位をコントロールする洗浄方法を考案した。^{2) 3)}第4章ではダストとウォーターマークの発生を抑制する方法として第3章で使用したスラリーを洗浄目的で効率良く使用する方法と新たに界面活性剤を用いた洗浄技術について検討を行なった。

4. 2 界面活性剤を用いた洗浄技術

4. 2. 1 ウォーターマークの分析と発生モデル

ポリシリコンCMPプロセスでは、図4-1のAFM写真に示すようなウォーターマークと呼ばれる異物が残留した。CMP後のポリシリコン表面は疎水性の状態でCMPを終え、CMP後洗浄モジュールでD I w a t e r 洗浄後に乾燥すると発生することがわかっている。この円形異物に対してSEM-EDX (S c a n n i n g E l e c t r o n M i c r o s c o p e - X - r a y M i c r o a n a l y s i s) 法を用いて組成分析した結果を図4-2に示す。

この図から酸素とシリコンが検出されていることが分かった。このことはウォーターマークがシリコンの酸化物であることを示唆している。ウォーターマークが発生するメカニズムは次のように考えられている。CMP直後、図4-3 (a) に示すようにポリシリコン上に H_2O と O_2 が揃った環境になる。この時に、空気中の O_2 が H_2O に溶解し、過飽和状態になる。この H_2O 中の酸素によりポリシリコン表面が酸化され局所的に酸化膜が形成される。図4-3 (b) に示すように SiO_2 と H_2O が反応して H_2SiO_3 が生成する。この時に図4-3 (c) に示すような H_2SiO_3 の溶解反応が生じる。 H_2O が蒸発した後に H_2SiO_3 が残渣として残る。図4-3 (d) に示す異物がウォーターマークである。⁴⁾ ポリシリコンCMPの場合は、研磨後にシリコンの活性面が現れることと、スラリー中にシリカ粒子が大量に存在しているために、モデルで示した反応よりも、さらに活性であるものと考えられる。これらのことから、ウォーターマークの生成を抑制するためには、 H_2 、 Si 、 O_2 が揃う環境を作らな





図4-1 ウォーターマークのAFM写真



water mark




図4-2 ウォーターマークのEDX分析結果
(左がウォーターマークのSEM写真, 右がEDXスペクトル)




図4-3 ウォーターマークの発生メカニズム

いことが重要である。すなわち、ポリシリコンCMP後にトレンチ部分のポリシリコン表面に保護膜を形成する方法を確立することである。

4. 3 界面活性剤を用いた洗浄実験

4. 3. 1 セルロース膜によるウォーターマーク抑制実験

ポリシリコンCMP後、トレンチポリシリコン上に発生するウォーターマークを抑制するためには研磨後の表面に有機系の膜を形成し、活性なSi表面の露出を抑えることが有効であると考えた。そこで、スラリー中にセルロースを溶解させる方法を検討した。

ディッシングを抑制することを目的に開発した2液プロセスについては第3章で述べた。2種類のスラリーを混合するCMPプロセスに使用したセルロースが、ウォーターマークが生じ易い疎水性状態から親水性に改質可能な有機膜を形成することができるものと考えた。⁵⁾ ⁶⁾ そこで、2液混合スラリープロセスにおいてセルロース含有スラリーだけをCMPステップが終わっても、DI waterと混合して供給を継続する方法の検討を行なった。すなわち、スラリーAとBを止める段階で、Aだけ止めて、Bを流し続け、さらにDI waterをスラリーBと同時に流すプログラムを作成してCMP装置（EPO-112）に入力した。図4-4に実験装置の概略図を示す。このシーケンスの目的は2液プロセスでスラリーが希釈されることでセルロース分子が凝集しスラリーの粘性が上昇することを応用して、ウェーハ表面上でスラリーを凝集させてポリシリコンおよび酸化膜、シリコンナイトライド膜上にセルロース膜を形成して親水性に仕上げることを目的とした。この時に、スラリーBからシリカ粒子を除去したスラリーを新たに作成し、シリカ粒子の有無により形成する有機皮膜の膜厚に差があるかどうかを調べた。

実験に使用したスラリーA、B、Cの組成を表4-1に実験条件を表4-2に示す。なお、スラリーBは第3章で使用したPTS-C6と同一のスラリーであるため以後、PTS-C6と記述する。




図 4 - 4 実験装置

表 4 - 1 実験に使用したスラリー A B C の組成

Base material	Slurry A	Slurry B(PTS-C6)	Slurry C
	Colloidal - Silica	Colloidal - Silica	—
Concentration of particle	17.3 wt%	10.0 wt%	—
Particle size	Primary: 30~40 nm Secondary: 65~75 nm	Primary: 30~40 nm Secondary: 65~75 nm	—
Solution	Piperazine (7wt%), H ₂ O (75.7wt%)	Cellulose (0.25wt%), Ammonia (0.1wt%), H ₂ O (89.65wt%)	Cellulose (0.25wt%), Ammonia (0.1wt%), H ₂ O (99.65wt%)
pH	10.5	10.0	10.0
Concentration of metallic contamination			
Na	1 ppm	1 ppm	1 ppm
Al	1 ppm	1 ppm	1 ppm
Fe	1 ppm	1 ppm	1 ppm
Ti	1 ppm	1 ppm	1 ppm
K	1 ppm	1 ppm	1 ppm

表 4－2 実験条件

	Main polish	Dishing less polish	Water polish
	Step 1	Step 2	Step 3
Down force	400 gf/cm ²	200 gf/cm ²	100 gf/cm ²
Table / TT speed	100 / 100 rpm	100 / 100 rpm	100 / 100 rpm
Pad	IC1000 / SUBA4	IC1000 / SUBA4	IC1000 / SUBA4
Slurry A (PTS-C1)	200 ml/min	200 ml/min	—
Slurry B (PTS-C6)	—	100 ml/min	—
D.I. Water	—	100 ml/min	—
Slurry C (PTS-C5)	—	—	100 ml/min
D.I. Water	—	—	100 ml/min

実験には8 i n. シリコンウェーハ上に酸化膜(100 nm)とポリシリコン(1000 nm)を、成膜したウェーハを使用した。なお、ウォーターマークの測定にはシリコンウェーハを研磨した後に、パーティクルカウンター(SURFSCAN-6200:KLA-Tencon社)を使用し、有機膜厚さの測定はエリプソメーターを用いて測定した。

ここでは、表面の凹凸に対して感度が高いSURFSCAN-6200を使用した。6420に比べて約10倍のカウント数が表示されることを追記しておく。接触角は接触角測定装置で測定した。⁷⁾

また、CMP後の洗浄方法は、CMP後にPVA(Poly vinyl alcohol)ブラシにDIwaterを供給して洗浄を行った。PVAブラシは図4-4に示すように洗浄モジュールの1段目でウェーハを挟む形で使用した。⁸⁾

4. 3. 2 実験結果および考察

図4-5にパーティクルカウンターで測定したダストの結果を示す。スラリーAとPTS-C6を同時に止めた条件(1)の場合、シリコンウェーハ上に5000個/8 i n. ウェーハ以上のダストが発生しているのに対して、スラリーAを止めた後にPTS-C6を使用した条件(2)の場合、純水によるPVAブラシ洗浄後のダストが約1230個/8 i n. ウェーハ、スラリーCを使用した条件(3)の場合、約2350個/8 i n. ウェーハという結果になった。

条件(1)から(3)、それぞれの接触角は(1)60°、(2)15°、(3)ウェーハのセンター;20° エッジ;60°であり、条件(1)が疎水性表面のためにダストとウォーターマークがウェーハ上に残っているのに対して、条件(2)はセルロースによる皮膜がポリシリコン上に形成されておりウォーターマークが発生していないものと考えられる。(3)についてはウェーハセンターについては条件(2)と同様の結果であったが、ウェーハ周辺のダストが多く、且つ疎水性表面になっていることからウェーハ周辺のセルロース膜がPVAブラシ洗浄によって剥がれたためにダストの再吸着とウォーターマークが形成されたものと考えられる。なお、酸化膜ウェーハ表面はセルロースの有無に




図4-5 CMP後のダスト測定結果

よらず親水性であることから、PTS-C6とスラリーCの差は見られなかった。図4-6は、条件(2)と(3)の有機膜の厚さを測定した結果である。CMP直後は、有機膜の平均膜厚が(1)12nm、(2)10nmであるのに対してPVA洗浄後は(1)が5nm、(2)が1nmと薄いことがわかる。(2)はウェーハ周辺の有機膜厚は0、センターが2~2.5nmであり、有機膜がウェーハ周辺で完全に消失していた。このことから0.1wt%のシリカ粒子を含んでいるPTS-C6がシリカ粒子を含まないスラリーCよりも形成される有機膜の硬度が硬く、PVAブラシ洗浄でも剥がれない強固な膜であり、ウォーターマーク対策に効果があることがわかった。実際にセルロース膜がウェーハ上に形成されているかをToF-SIMS (Time of Flight Secondary Ion Mass Spectrometry)で確認した結果を図4-7に示す。図からセルロース($\text{CH}_2\text{-CH}_2\text{-OH}$)が形成されていることを確認できる。

4.3.3 CMP後のダスト除去方法の検討

CMP前とCMP後の高速バイポーラトランジスタ素子断面構造図を図4-8に示す。この構造の場合、ポリシリコンを研磨していくとアクティブエリアを保護しているストッパーの役目をするシリコンナイトライド膜がフィールドエリアの酸化膜と同時に露出した。4.3.1項の実験の結果からポリシリコン上にCMP後、セルロース膜を形成することにより、ウォーターマークの形成を防ぐことができた。このセルロース膜は酸化膜とシリコンナイトライド膜上にも同じように形成されているがダストの数の測定を行いさらなる洗浄の必要性を評価した。⁹⁾

シリコンとシリコンナイトライド膜、酸化膜上にそれぞれ、ポリシリコン2000nmをLP-CVD法で成膜したウェーハを使用してCMPを行い、後洗浄モジュールで洗浄した後のパーティクル数を測定した。パーティクルの測定にはSURFSCAN-6420を使用し、0.2 μm 以上の大きさのダスト数の測定を行なった。実験のフローを図4-9に、実験結果を図4-10にそれぞれ示す。




図4-6 PVAブラシ洗浄前後における有機皮膜の膜厚




図4-7 有機皮膜のTOF-SIMS分析結果




図4-8 高速バイポーラトランジスタの断面構造図

実験フロー




図4-9 膜種別のパーティクル測定フローチャート




図4-10 CMP後のダスト測定結果

図4-10から、各膜上に残留するダスト数が異なっていることがわかる。なお、洗浄方法はCMP後に(1)PVAブラシ無しのDIwater洗浄のみ、(2)PVAブラシによるDIwaterスクラブ洗浄、(3)PTS-C6によるセルロース皮膜を形成した水ポリッシング(研磨と同一テーブル上にPTS-C6とDIwaterを供給する)の3種類である。(1)(2)の場合、どの膜においても研磨後のダストを除去できないことがわかる。しかし、(3)を行うことで、ポリシリコン上のダストと酸化膜上のダストは減少している。しかしながらシリコンナイトライド膜上のダストは減少しなかった。それぞれの膜表面におけるゼータ電位の差が原因の一つであると考えて、次の検討を行った。

4. 3. 4 ゼータ電位とダストの吸着

各pH値における酸化膜、シリコンナイトライド膜、シリコンのゼータ電位の関係を図4-11示す。¹⁾ 図4-11からポリシリコンCMPが行なわれるpH10.5付近ではシリコンナイトライド膜、酸化膜、シリコンのゼータ電位は-30~-40mVであるが、pHが8~9の間ではシリコンナイトライド膜だけがプラスの数mVを示していることがわかった。

実際に、ポリシリコンCMPを終えた後は研磨パッド上に残留するスラリーを除去することを目的としてDIwaterだけでポリッシングを行った。この時に、ウェーハ表面のpHと水ポリッシング時間の関係については研磨を行いながら調べた。結果を図4-12に示す。なお、水ポリッシング前にはウォーターマーク対策のためにPTS-C6を約0.5min.流しており測定は0.5min.経過後にPTS-C6の供給を止めてから行った。DIwaterのみを供給することによりpHは徐々に下がり、中性に近づいた。1min.経過後のpHは約8.5であった。CMP法を半導体の製造プロセスに適用する場合、装置のスループットを下げないために水ポリッシング時間を極力短くした。通常は60min.以内である。1min.経過後のpH8.5は図4-11のデータに照らし合わせると、pHが8~9の間であるため、シリコンナイトライド膜上のゼータ電位はプラス、ダストの主原因であるシリカ粒子はマイナスであることが明らかである。




図4-11 Si_3N_4 , SiO_2 , Si におけるzeta電位とpHの関係




図4-12 水ポリッシング時間とpHの関係

このためにダストを吸着し易く，ここで吸着したダストが洗浄で除去できないからと考えられる。

シリコンナイトライド膜上へのダストの吸着を防止する方法として，洗浄段 1 における PVA ロールスポンジで洗浄時にアニオン系の界面活性剤をウェーハに供給して，シリコンナイトライド膜表面に吸着しているシリカ粒子の吸着力を弱める方法を考案した。アニオン系の界面活性剤を使用することで図 4-10 に示すように界面活性剤を供給する前に 1150 個/8 in. ウェーハであったダスト数が 72 個/8 in. ウェーハに低減できることがわかった。

しかしながら，ウェーハの表面にはポリシリコン表面保護用のセルロース膜が残っており洗浄プロセスとしては完全では無かった。セルロース膜中にはシリカ粒子や界面活性剤から持ち込まれた金属不純物が含まれており，ポリシリコン CMP 後の酸化工程前に洗浄する必要がある。これについては第 5 章で述べる。

4. 4 ポリシリコン CMP における後洗浄のモデル

トレンチ構造の洗浄モデルに関しては，これまで述べたように，ポリシリコン CMP と連続して D I w a t e r と界面活性剤を供給しながら研磨テーブルを回転させてウェーハ表面にセルロース膜を形成するプロセスを組み立てた。

第 2 章で述べたように CMP 後には凝集した一部の巨大粒子によってスクラッチと呼ばれるキズがウェーハ表面に発生することがある。有機皮膜の形成のために供給している P T S - C 6 にはコロイダルシリカ粒子を分散させている。

この粒子によって，ポリシリコン上に発生している浅いスクラッチは有機膜形成工程で除去できるものと考えられ，ウォーターマーク数の削減と同時にスクラッチを減らす効果を得ることが可能である。筆者らはこの工程をポリシリコン水ポリッシュ工程と命名した。水ポリッシュ工程の加工モデルを図 4-13 に示す。⁷⁾ CMP 後に D I w a t e r スクラブ洗浄だけを行なうと図 4-13 (a) に示すようにポリシリコン上にダスト吸着およびウォーターマークが形成される。酸化膜上にはダスト吸着とスクラッチが見られる。水ポリッシュ

工程時にセルロースを含んだPTS-C6を添加することにより図4-13 (b)に示すようにポリシリコンと酸化膜上に有機皮膜が形成される。この時、ポリシリコン表面は親水性になりウォーターマークは発生しない。この工程でPTS-C6に含まれるシリカ粒子により浅いスクラッチは研磨されて消滅する。最後に有機膜を除去するためにCMP装置から洗浄装置にウェーハを移して、SH（硫酸，過酸化水素水）処理を行なうと有機膜が除去され，代わりにケミカルオキサイド膜がウェーハ表面を覆う。この状態を示したのが図4-13 (c)である。 10) 11)




図4-13 ポリシリコンCMP加工モデル

4. 5 残留金属汚染と結晶欠陥の評価

第2章で述べたように、トレンチプロセスとトレンチ酸化後の結晶欠陥の発生には密接な関係がある。酸化前に金属汚染が残っている場合¹²⁻¹⁴⁾やCMPによる機械的ダメージによる影響のためにOSF (Oxidation induced stacking faults) 欠陥が発生することがThomasaらによって報告されている。¹⁵⁾

図4-14 (a) はポリシリコンCMPによりトレンチを平坦化した後、DIwater洗浄だけを行い、乾燥後の状態を示した顕微鏡写真である。洗浄不足のためにスラリーがトレンチ部分に残っていることがわかる。この状態でトレンチ表面を酸化およびアニール処理を行った後に膜を全剥しライト氏が考案した選択エッチング法（以降、ライトエッチング法と記載する）を使用して欠陥の発生状況の評価した。結果を図4-14 (b) に示す。CMP後の残留不純物の中にFe, Cu, Cr, Ni等の重金属汚染が残っている場合、熱処理工程でこれらの金属イオンが酸化膜やポリシリコン中を拡散してシリコン基板に到達し、このようなOSF欠陥が発生する。^{16, 17)} OSFは素子のリーク電流の上昇を引き起こすために問題になることが分かっており対策が必要である。¹⁸⁻²¹⁾ そのために、CMP後の界面活性剤による洗浄後の金属汚染を抑制しなければならない。

そこで4. 2. 3項と同様にシリコンと酸化膜上にそれぞれポリシリコン膜を2000nm, LP-CVD法により成膜したウェーハを使用してCMPを行い、後洗浄モジュールで洗浄した後ウェーハに残留する金属イオンをICP-MS法で評価した。なお、洗浄方法はCMP後に(1) PVAブラシによるDIwaterスクラブ、(2)セルロース皮膜の形成とアニオン系界面活性剤洗浄をそれぞれ行った。結果をそれぞれ図4-15と図4-16に示す。

図4-15は(1) PVAブラシによるDIwaterスクラブ洗浄後の分析結果を示したものである。シリコン上、酸化膜上にNa, Fe, Cu, Crが $1 \times 10^{10} \text{ atoms/cm}^2$ 以上残留している。Feについては、11乗検出されており、CMP後洗浄としては不十分であることがわかった。

図4-16は(2) CMP後に界面活性剤洗浄を行った後の分析結果を




図4-14 ポリシリコンCMP後の残留物と酸化後に発生したOSF




図4-15 ポリシリコンCMP後に純水洗浄を行った後の金属不純物分析結果




図4-16 ポリシリコンCMP後に界面活性剤洗浄を行った後の
金属不純物分析結果

示したものである。(1)の結果とは異なり、シリコン上、酸化膜上に残留する金属汚染は $6 \times 10^9 \text{ atoms/cm}^2$ 以下に下がっており、金属汚染についても界面活性剤を用いた洗浄が有効であることが分かった。この実験結果からは界面活性剤からの逆汚染は見られていない。

4. 6 結言

第3章で用いた2液混合CMPプロセスを応用し、ポリシリコンCMPと連続してDI waterとPTS-C6を供給しながら研磨テーブルを回転させてウェーハ表面にセルロース皮膜を形成するプロセスを組み立てた。この方法によりポリシリコン表面を親水性に保持することが可能になり、ウォーターマークの発生を抑制できた。さらに、トレンチポリシリコンのCMP後に現れるシリコンナイトライド膜と酸化膜上のダストの除去方法として洗浄モジュールの1段目でPVAスポンジスクラブ処理の時、アニオン系界面活性剤洗浄を行うことでダストを除去することができた。

これらの洗浄を行なうことで、金属汚染量を $1 \times 10^{10} \text{ atoms/cm}^2$ 以下に抑制することができた。これら2つの技術を組み合わせることで従来から困難であるとされていたポリシリコンCMPの後洗浄方法を確立することができた。

第4章の参考文献

- 1) N.Miyashita, M. Shimomura, Y.Minami, I.Katakabe, H. Nojyo, H.Ohashi, M.Abe, “A new post CMP cleaning method for trench isolation process” Symp. Proc. CMP-MIC (1996) 161.
- 2) 宮下直人,安部正泰, “デバイス製造の立場からみた機械的プラナリゼーション加工の現状と課題” 精密工学会誌 **62**, No.4 (1996) 491.
- 3) 宮下直人,下村まり子,片伯部一郎, 安部正泰,開 俊一,大橋裕之, “P o l y S i CMPと後処理方法” Clean Technology **10** 日本工業出版 (1995) 24.
- 4) 浜野 他, “酸化反応によるウォーターマーク生成メカニズムの解明” 電子情報通信学会技術研究報告 DM 8 7 (1994) 188.
- 5) N.Miyashita, S.Uekusa, T.Nishioka, S.Iwami, “A new Poly-Si CMP process with small erosion for advance trench isolation process” Mater. Res. Soc. Symp. Proc. **613** (2000) E5.3.1.
- 6) 宮下直人, 小寺雅子, 松井嘉孝, 南 良宏, 平林英明, 西岡 岳, “ポリシリコン CMP プロセスにおけるディッシングレススラリーの開発” 砥粒加工学会誌 **44** No.2 (2000) 85.
- 7) N.Miyashita, Y.Mase, J.Takayasu, Y.Minami, M.Abe, T.Izumi, “Mechanism of a new post CMP cleaning for trench isolation process” Mater. Res. Soc. Symp. Proc. **566** (1999) 253 .
- 8) 高安 淳, 宮下直人, 下村まり子, 南 良宏, 方伯部一郎, 安部正泰, “ポリシリコンCMPプロセスにおける後処理洗浄方法” 第57回応用物理学会関係連合講演会(1996)

9) 大橋裕之, 方伯部一郎, 宮下直人, “メカノケミカルポリッシングの後処理方法” 第53回応用物理学会関係連合講演会(1996)

10) 宮下直人, 植草新一郎, 松井嘉孝, 小寺雅子, “トレンチ素子分離デバイスにおける金属汚染と結晶欠陥” 第62回応用物理学会関連連合講演会(2001)

11) N.Miyashita, S.Uekusa, H.Katsumata, “Characterization of a new cleaning method using electrolytic ionized water for poly silicon chemical mechanical polishing process” Jan. J. Appl. Phys. 41 (2002) 5098.

12) N.Miyashita, S.Uekusa, H.Katsumata, M.Kodera, Y.Matsui, “Investigation of Poly Si trench cleaning process using electrolytic ionized water with carbon electrode” Jan. J. Appl. Phys. 投稿中.

13) G.R.Booker and W.J.Tunstall, “Diffraction contrast analysis of two-dimensional defects present in silicon after annealing”, Phil. Mag.13 (1966) 71.

14) D.I.Pomerantz, “Effects of grown-in and process-induced defects in single crystal silicon”, J.Electrochem. Soc.119 (1972) 255.

15) D.J.D. Thomas, “Surface damage and copper precipitation in silicon”, Phys. Stat. Solid 3 (1963) 2261.

16) C.M.Drum and W.van Gelder, “Stacking faults in (100) epitaxial silicon caused by HF and thermal oxidation and effects on p-n junctions” J. Appl. Phys. 43 (1972) 4465.

17) H.H.Busta and H.A.Waggener, “Precipitation-induced currents and generation-recombination currents in intentionally contaminated silicon p+n

junction” J. Electrochem. Soc. 124 (1977) 578.

1 8) G.H.Plantinga, “Influence of dislocations on properties of shallow diffused transistors” IEEE Trans, Electron Devices, ED-16 (1969) 394 .

1 9) K.V.Ravi, C.J. Varker and C.E. Volk, “Characterization of crystal defects at leakage sites in charge-coupled device” J.Appl. Phys. 48 (1977) 412.

2 0) K.Tanaka, G.Nakamura, M.Amano, and Y.Yukimoto, “The influence of shallow etch pits on the planar diode leakage current in dislocation-free silicon” Extd. Abstracts of Electrochemical Society Fall Meeting (1974) 472.

2 1) G.A.Rozgonyi and R.A.Kushner, “The elimination of stacking faults by preoxidation bettering of silicon wafers, 3. Defect etch pit correlation with p-n junction leakage” J.Electrochem. Soc. 123 (1976) 570.

第5章 電解イオン水洗浄技術

5. 1 緒言

第4章ではセルロースを溶解させた界面活性剤を用いたCMP後洗浄技術について述べた。近年、環境保護意識の高まり、洗浄コストの削減の要求から薬品使用量の削減は重要な課題となっている。

トレンチポリシリコン¹⁻⁴⁾の酸化前処理としては1970年にKernが提唱したRCA洗浄⁵⁾が使用されている。RCA洗浄においては濃厚な酸・アルカリ性の薬品を大量使用する為、洗浄薬液、廃液処理、リンス用D I w a t e r等のコストが高く問題になっている。さらに、地球環境への配慮から薬品の使用量を減らした新しい洗浄プロセスの開発が必要とされている。⁶⁾ また、CMP^{7, 8)}後のウェーハ上には研磨剤成分としての金属不純物を含む砥粒や有機物が強固に付着しておりRCA洗浄では金属不純物除去能力が低い点が問題である。このために、従来の洗浄よりも金属不純物除去能力が高い洗浄技術の開発が望まれている。特にトレンチ素子分離プロセスにおいては、酸化工程前の金属汚染は酸化時の結晶欠陥の発生と関係があるために、配線形成工程で使われているCMP後洗浄に比べて、高性能の洗浄技術が必要である。これは、トレンチポリシリコンを半導体製造工程の初期にCMPなどで加工した後に1000℃以上の高温で酸化処理を行なうからである。トレンチ内部の洗浄や、トレンチに充填したポリシリコン等のCMP法による平坦化後の洗浄が不十分で、目的とする清浄度を確保できない場合、トランジスタ素子内部に結晶欠陥が発生し、トレンチ素子の特性不良、素子歩留まりの低下、素子信頼性レベルの低下が生じる。^{9) 10)}

このような状況の中、洗浄性能向上とコスト低減を両立できる技術として真下らによって提唱されたガス溶解水による洗浄技術に着目した。¹¹⁾

いくつかの方法が提案されているガス溶解水の生成法の中から電気分解法を選び検討を行った。電気分解法とは電気分解により水を酸性のアノード水とアルカリ性のカソード水に分解して生成を行なう方法である。電解イオン水洗浄

技術についてはCMP後にカソード水を使用することでのダスト除去効果^{1,2)}と電気分解により生成する ClO^- による、金属汚染除去の効果^{1,3)}について青木らが報告している。彼らによると電解アノード水は強い酸化力を持つことから、液中で金属を酸化して電子を奪い、イオン化することで表面付着金属の除去効果があるとされており、ポリシリコンCMP後洗浄に適用できる可能性がある。

当初、市販のPtやTiなどの金属電極を用いた電解槽で生成した電解イオン水で実験を行った。この結果は、金属汚染の影響が大きくCMP後洗浄の検討に使用することができなかった。

RCA洗浄と同等以上の金属汚染除去性能を得るために ClO^- の生成効率を上げた電解イオン水を使用した洗浄技術確立することを目的として、筆者らは電極材料に化学的に安定な炭素を用いたときの洗浄液の生成と洗浄効果の評価を行なった。実験に使用した電極用の炭素母材には不純物純濃度を低減することを目的として、 N_2 、 HCl (10%) ガス雰囲気中で 1500°C の高温熱処理を施したものを使用した。この処理を付加することで炭素電極中に 10000 ppm 以上存在していた金属不純物濃度を 10 ppm 以下に低減することに成功した。この高純度処理を行ない製作した炭素材料をHyper炭素と呼ぶ。さらに、製作した電極材料表面の凹凸を研磨することで平坦化した。この時の平均表面粗さRaは $10\text{ }\mu\text{m}$ 以下になるように加工した。

炭素電極表面を平坦化处理することで、電気分解時に発生する酸素と炭素が反応し CO_2 ガスとなった場合においても、電極表面が均一に後退することを可能にした。この方法は炭素電極の脱落を防ぐ方法としては最も効果がある方法であることを付加しておく。本章では、炭素電極を使用した電解イオン水洗浄液の清浄度とポリシリコンCMP後洗浄に適用した時の洗浄効果についてICP-MS法、ライフタイム法、ToF (Time of Flight) -SIMS法などで、評価した結果について述べる。




5. 2 実験装置と実験方法

5. 2. 1 電解イオン水生成装置

実験には板状のHyper炭素を炭素電極として使用して、電解イオン水生成ユニットを製作し、これにより生成した電解アノード水と電解カソード水を用いた。高純度化表面処理とは電解時に電極からの金属溶出を抑え、かつ電極からの炭素粒子の離脱を抑制することを目的として実施した塩酸ガス雰囲気中での高温熱処理及び電極表面処理である。

図5-1に電解イオン水生成装置用電解槽の概略図を示す。装置はこの電解槽の他に生成後の洗浄液を蓄える貯槽、電解質を供給する薬液ユニットから構成されている。実験に使用した電解質は NH_4OH と HCl の2液である。電極に炭素電極を使用した場合の酸性水（アノード水）とアルカリ性水（カソード水）は次の（5-1）～（5-5）の反応により生成される。

図5-2に示す電解槽内への薬品フローの概略図から分かるように HCl と NH_4OH は電解槽にポンプで送られ、生成した電解イオン水はタンクに保存される。酸性水はDI waterでカソード水は過酸化水素で希釈が可能であり、水の物性値を調整できるようにした。



陽極側では、電気分解により酸化力を有する次亜塩素酸（ HClO ）が生成され、添加されている HCl との複合効果として、アノード水は金属汚染を除去する効果を有する。液の物性値としては、 pH が0～2、酸化還元電位（ORP：Oxidation Reduction Potential）




図5-1 電解イオン水生成装置 電解槽の概略図




図5-2 電解槽 薬品フロー概略図

(v s. Ag/AgCl Electrode) が1000mV以上の値を示していた。一方、陰極側では、 NH_4OH と水素の添加により、高pHで還元性を有する液が生成された。液の物性値としては、pHが9～11、ORP (v s. Ag/AgCl Electrode) が-500mV以下の値を示していた。装置全体の外観を図5-3に示す。装置内部には図5-2に示した電解槽が組み込まれている。写真右上のコントローラで液の物性値の調整を行なった。炭素電極は電気分解時に電極が酸化され、 CO_2 ガスとして放出され電極が劣化することが懸念される。本実験に使用した電極材料は電気分解時、酸素の発生を抑え、 ClO^- の発生効率を上げるために、5.1節で述べたように炭素表面を特殊処理したHyper炭素材料を使用した。電極印加電圧に対する酸素ガス発生電流値の関係を図5-4(a)示す。この値が大きい程、酸素ガスが発生し易く、炭素電極の場合、炭酸ガスを発生し、分解することとなる。図5-4(b)は図5-4(a) 2Vでの各電極材料における電流値を示したものである。表面処理前の炭素電極(C electrode)に比べHyper炭素電極(hyper C electrode)は酸素過電圧が一桁以上低くできることがわかる。このことは、 ClO^- の生成効率を高めていることを示唆している。支持電解質に強酸、強アルカリを使用して生成したアノード水、カソード水中の金属不純物量をICP-MS法で評価した結果を図5-5、図5-6にそれぞれ示す。

なお、比較のために市販されているPt/Ti電極を使用した電解イオン水生成装置とIrを使用している電解水生成装置で生成した電解イオン水中の金属不純物量の結果も示した。図5-5、図5-6よりPt/Ti電極の場合、K, Pt, Fe, Zn, Pb, Al, Cr, Ptなどの金属イオンが溶解しておりイオン水の純度を下げていることがわかった。一方のIr電極の場合、アノード水中に溶出する金属不純物量は低く抑えられていることがわかった。Pt電極を使用した電解水生成装置に比べてIr系電極を使用した電解水生成装置の金属が少ないのは澄田らにより報告されているイオン交換膜を電極で挟むレドックス式電解槽を使用しているためであると考えられる。¹⁴⁾

これに対して炭素電極では金属イオン濃度は測定した7元素(K, Fe, Zn, Pb, Al, Cr, Pt)において、10ppm以下であり1000℃以




図5－3 電解イオン水生成装置正面図




図 5-4 (a) 電極印加電圧に対する酸素ガス発生電流値




図 5-4 (b) 図 5-4 (a) における 2 V 印加時の各電極材料における電流値




図5-5 アノード水中の金属不純物量を ICP-MS 法で評価した結果




図5-6 カソード水中の金属不純物量を ICP-MS 法で評価した結果

上の高温酸化の前処理として導入すれば非常に効果的であったことが確認できた。¹²⁾

5. 3 実験結果および検討

5. 3. 1 電解イオン水によるウェーハへの逆汚染の評価

炭素電極を利用した電解イオン水によるウェーハへの逆汚染の影響を評価した。5. 2. 1項において7元素の汚染が10 p p t以下であることを確認したがここでは、逆汚染の可能性のある65元素(Li, Be, B, Na, Mg, Al, K, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, As, Se, Rb, Sr, Y, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, I, Cs, Ba, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Pb, Bi, La, Ce, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Th, U)について測定した。図5-7には、Nタイプ(100)のシリコン基板をDHF(Diluted HF) 3wt%, 1min. 処理, およびDHFとアノード水(pH=2.3, ORP=1130mV) 10min. の処理を行ない, その後VPD-ICP/MS法でSiウェーハ表面の汚染状態を65元素全てについて測定した結果を示す。DHF処理後にはNa, K, Feの3元素が検出されているが, DHF後の電解アノード水処理することでほぼ検出限界である10 p p t以下にまで低減できたことがわかる。なお, Na, K, Feの3元素以外の62元素についてはDHF処理後, DHFとアノード水処理後ともにVPD-ICP/MS分析では検出できなかった。このことから炭素電極で生成した電解イオン水中の金属イオンは, ウェーハを汚染しないことがわかった。Na, K, Feの3元素についてはDIwater中に含まれていた元素でありDHF処理後のDIwaterリンス時に再吸着したものと考えられる。これらの3元素は, アノード水洗浄を行なうことで除去されていることからアノード水の洗浄性能が非常に高いことが立証できた。




図5-7 Nタイプ(100)シリコンウェーハ洗浄後の
VPD-ICP/MS法による金属汚染評価結果

5. 3. 2 アノード水による酸化膜成長量の時間依存性

アノード水洗浄で重要な性質のひとつに酸化力がある。金属汚染と有機物汚染を除去するためには高い酸化力が必要である。ポリシリコンCMPプロセスを適用したデバイスでは、CMP後のポリシリコン表面は研磨スラリーに含まれている有機物と金属不純物で汚染されている。有機物はCMP後のポリシリコン表面を親水性に保つための添加剤であり、金属不純物は研磨スラリー中に含まれるものである。ポリシリコン上に吸着しているこれらの有機物や金属不純物を酸化し除去した後、表面を酸化し親水性とすることで、ウォーターマークの発生を防ぐことができる。¹⁵⁾ このために洗浄後の表面に酸化膜を形成することが必要である。アノード水によりシリコン表面が酸化されたために成長した酸化膜厚の処理時間依存性の評価結果を図5-8示す。ここにおける酸化膜厚は、エリプソメトリーによって求められた値である。実験に使用したアノード水の性状は $\text{pH}=1.59$ 、 $\text{ORP}=1117\text{ mV}$ であり、 20°C 、 2 min. 、 5 min. 及び 7 min. の処理を行った。5 min. 以上のアノード水洗浄後で、 0.4 nm の酸化膜が成長している。これより、アノード水洗浄後のシリコン表面には酸化膜が成長し、親水性表面になっていることが明らかになった。

5. 3. 3 金属不純物の除去の評価

シリコンウェーハを金属イオンで強制汚染し、洗浄後の金属汚染量の評価を行った。評価にはNタイプ(100)のシリコンウェーハを用いた。このウェーハ表面の自然酸化膜を希フッ酸(DHF)5%溶液で2.5 min. 処理することにより除去し、疎水性表面のままでMg, Fe, Cu, Znの4元素の強制汚染溶液で汚染処理を施した。さらに、その後にDHF, DHF/アノード水, アノード水の異なる3種類の洗浄液に浸漬処理を行ない、処理後の残留金属汚染量をVPD(Vapor Phase Dissolution)-ICP/MS法で測定した。




図5-8 アノード水によるシリコンウェーハ表面の酸化膜厚の
処理時間依存性

結果を図5-9に示す。シリコンウェーハを強制汚染した試料名をイニシャルとした。なお、電解イオン水洗浄と比較するために従来の代表的な洗浄方法であるDHF/SC2（塩酸/過酸化水素水）洗浄による結果も示した。

アノード水洗浄することで、 $5 \times 10^{13} \text{ atoms/cm}^2$ 以上の初期汚染量が約 $2 \times 10^{10} \text{ atoms/cm}^2$ 以下に低減できた。特にMgに対しての洗浄力はアノード水がSC2よりも強く、Fe, Cu, Znについては同等の洗浄力を持つことがわかった。この実験においては自然酸化膜をDHF処理後に強制汚染したサンプルを使用し、金属汚染が自然酸化膜のエッチングにより除去されたものではないことを付加しておく。

5. 3. 4 ライフタイムの測定

ウェーハへの金属汚染の影響を電氣的に調べるために、ライフタイム測定を行なった。半導体のキャリアライフタイムは半導体中に汚染や微少欠陥などが存在すると短くなるため、汚染や微少欠陥の特性評価に使用される評価方法である。ライフタイムの測定はライフタイム評価用ウェーハ（P, Nタイプ）を使用し、DHF/カソード水洗浄/アノード水洗浄後に $850^\circ\text{C}/\text{Dry O}_2$ 雰囲気で酸化し、 $\mu\text{-PCD}$ (Microwave PhotoConductivity Decay technique) 法でライフタイムを測定した。図5-10 (a) にNタイプウェーハ、図5-10 (b) にPタイプウェーハの結果をそれぞれ示す。Nタイプウェーハでは、DHF/アノード水洗浄を実施したウェーハのライフタイムは、従来のDHF/SC2洗浄とほぼ同等の $1200 \sim 1400 \mu\text{sec}$ を示した。さらに、Pタイプウェーハでは、従来洗浄で $120 \mu\text{sec}$ であるものがDHF/アノード水洗浄後に $220 \mu\text{sec}$ と高い値を示している。一方、DHF/カソード水洗浄実施したウェーハのライフタイムは、P, Nタイプとも低かった。DHF/SC2洗浄の場合、Nタイプに比べてPタイプが低いのは、DHF洗浄時に洗浄液からCu等の逆汚染の影響をNタイプに比べて金属を吸着し易いPタイプの方が受けやすくSC2洗浄で完全に洗浄できないためと考えられる。これらのことから、アノード水洗浄が従来の洗浄方法と比べて金属残留イオンが少なく洗浄後の清浄度




図5－9 強制汚染したシリコンウェーハ洗浄後に残留する
金属汚染量の評価結果




図5-10 μ -PCD法による酸化後のライフタイム測定結果
(Nタイプシリコンウェーハ)




図5-10 μ -PCD法による酸化後のライフタイム測定結果
(Pタイプシリコンウェーハ)

が高いことが明らかになった。また、ライフタイム測定の結果からカソード水洗浄を用いた場合はライフタイムが短いため、金属汚染除去の効果はアノード水洗浄よりも劣ることがわかった。したがって、金属汚染の除去にはアノード水洗浄が適している。

5. 3. 5 ダスト除去特性の評価

シリコンウェーハをダスト評価用のポリエチレン粒子で強制汚染し、ダスト除去効果の評価を行った。

評価にはDHF (5%), 2. 5 min. 処理により自然酸化膜除去後のNタイプ(100)のシリコンウェーハを用いた。ウェーハ表面を疎水性表面のままで0. 2 μ m径の標準ポリエチレン粒子を塗布で汚染後にDI water (DIW), 無機アルカリ (APM: アンモニア過酸化水素水溶), カソード水 (pH: 10, NH_4OH : 450 ppm, ORP: -500 mV (vs. Ag/AgCl Electrode)) の異なる3種類の浸漬処理後の残留ダスト数をダストカウンターで測定し除去率としてまとめた。ただし、洗浄時には超音波 (1. 6 MHz) を印加した。その実験結果を図5-11に示す。DI waterではダストの除去率が1%であるが、アルカリ処理では55%と高い除去率を示している。電解カソード水洗浄の場合、有機アルカリ洗浄よりもさらに高い70%の除去率を示しており、低濃度で高い洗浄性能を発揮することが確認された。この結果は青木らがCMP後のウェーハ上に残留するシリカ粒子の除去効果をカソード水洗浄とAPM洗浄で比較し、カソード水洗浄の方が高い除去性能が得られた報告結果とほぼ一致しており¹⁶⁾, Hyper炭素電極で生成した電解カソード水においても十分なダスト除去効果を得られることがわかった。

5. 3. 6 CMP後のダスト、有機物除去の特性

トレンチポリシリコンをCMP法で平坦化¹²⁾する際に用いられるスラリーは二酸化珪素、酸化セリウム、窒化珪素などの研磨粒子を、有機または無機の




図5-11 各種洗浄によるダスト除去効果測定結果

アルカリ溶媒に分散させたものである。溶媒には、スラリー中の粒子の凝集を防ぎ分散性を上げるために、さまざまな界面活性剤も含まれている。このため、研磨後のウェーハ表面は多量の粒子と有機物で汚染されている。これら粒子や有機物中には微量の金属不純物が含まれており、CMP後直ちに洗浄を行ない、汚染を除去しなければならない。

また、ポリシリコンCMP後には、活性なシリコン表面が現れ疎水性になる。疎水性表面ではウォーターマークやダストが吸着しやすいので、これらの吸着防止を目的として、CMPの仕上げ時にセルロースを混合したスラリーを使用した。この方法によりポリシリコン表面を親水性化処理することができた。しかし、筆者らはウェーハ表面に有機系の膜が吸着した状態は変わらないことを確認している。¹⁷⁾

図5-12にCMP装置の洗浄部分の概略図を示す。CMP後のウェーハに両面PVAブラシで洗浄を行ない、セルロース膜で終端されたウェーハ表面のダストを除去した。残留ダストはカソード水をCMP装置内の洗浄モジュールで供給することで除去できることが、図5-13に示すCMP後のダスト（残留粒子量）と洗浄方法の関係からわかった。これらの結果から両面PVAブラシ洗浄の際には、ウェーハ表面に電解カソード水を供給した。次に2段目の洗浄モジュールでウェーハ表面を布で、裏面をPVAブラシでそれぞれ洗浄を行った。ウェーハ表面に電解アノード水を供給して洗浄した後、ブラシをはずし、スピンドライ乾燥処理して洗浄工程を終了した。

さらに、CMP後の有機物の除去について検討を行なった。図5-14はシリコンウェーハ上の有機物をアノード水洗浄した後、有機汚染量をToF-SIMSを用いて評価した結果である。DIwater洗浄後はウェーハ表面に有機物 $C_2H_5O^+$ のピーク強度が確認できたが、アノード水洗浄後はリファレンスのSH洗浄（硫酸+過酸化水素水）と同様に $C_2H_5O^+$ のピーク強度が顕著に小さくなっていた。これによりアノード水は有機物除去力が高いことが明らかになった。また、アノード水洗浄の場合、 $SiOH$ のピーク強度が強い。これは、有機膜除去後のSi表面が酸化されてオキサイド層が形成されるからであると考えられる。¹⁸⁾




図5-12 CMP装置の洗浄部分の概略図




図5-13 CMP後に各種膜上に残留するダスト（残留粒子量）




図5-14 アノード水洗洗浄後の有機物汚染量 (TOF-SIMS)

5. 4 考察

5. 2節の実験で述べたように、Hyper炭素電極を用いた電解イオン水洗浄は従来のRCA洗浄に比べ金属汚染除去力が高く、優れた洗浄能力を持っている。これは電気分解により陽極側に酸素、陰極側に水素ガスが過飽和状態になり従来のRCA洗浄（SC2）よりも高い酸化、還元力を持つためと考えられる。さらにHClが電気分解後に(5-2)、(5-3)式に示すように次亜塩素酸（HClO）を形成し、Cu等をイオン化するのに十分な酸化還元電位を持つことから、特に金属汚染除去に効果的であることが判明した。

また、5. 3. 6項で述べたようにポリシリコンCMPプロセスにおいても電解イオン水洗浄法は効果がある。CMP後に付着する有機物はアノード水洗浄とブラシ洗浄を組み合わせることで除去できた。これは、有機物がアノード水中に含まれる酸素や微量オゾンと反応し、CO₂として放出されるためと考えられる。有機物が除去された後のポリシリコン表面は、アノード水に含まれる微量のオゾンと酸素により酸化された。一方、カソード側には、(5-4)式に示すように不安定ながらOH⁻基が電気分解時に発生し、ポリシリコンに対して強い還元性を持つため、ウェーハ表面のポリシリコンがエッチングされていた。このことについては第6章で詳しく述べる。

5. 5 結言

トレンチに充填したポリシリコンをCMP法で平坦化する場合に、CMP後の洗浄に電気分解法で生成したアノード水とカソード水を使用した洗浄技術の検討を行なった。電気分解に使用する電極材料として、電極表面を特殊処理したHyper炭素電極を用いた結果、従来使用されていたものと比べて生成した電解イオン水の洗浄能力は非常に高かった。したがってこれは、従来の薬液洗浄に代わる新技術として期待されるものである。特にCMP後の洗浄に使用することでダスト、有機物除去が可能でありCMP後洗浄として有益な手法である。Hyper炭素電極を利用した電解イオン水は、電極からの金属イオンの

溶出が10 p p t 以下とほとんど無く、1000℃以上の高温酸化の前処理として有用であることが確認できた。また、特殊表面処理したH y p e r 炭素電極は、処理しない炭素電極に比べて一桁以上酸素発生電流密度が小さく、C l O⁻の生成効率が高いことが明らかになった。

第5章の参考文献

- 1) J.A.Bondur, H.B.Pogge, "Method for forming isolated regions of silicon utilizing reactive ion etching" United Patent, Patent Number 4104086, Aug.1978.
- 2) N.Miyashita, K.Takahashi, H.Sonobe, "Method of manufacturing semiconductor device having elements isolation by trench ." United Patent, Patent Number 5332683, Date of Patent, Jul.26, 1994.
- 3) H.Goto, T.Takada, K.Nawata, Y.Kanai, "A new isolation technology for bipolar VLSI logic (IOP-L)", VLSI Techn. Symp. Dig. (1985) 42.
- 4) N.Miyashita, K.Takahashi, "Semiconductor device having a trench for device isolation and method of fabrication the same." United Patent, Patent Number 5434447, Date of Patent, Jul.18, 1995.
- 5) W.Kern, D.Puotien, "Cleaning solution based on hydrogen peroxide for use in silicon semiconductor technology" RCA Rev.31 (1970) 187.
- 6) 大見忠弘, "RCA 洗浄にかわる新しい洗浄技術" 第25回超 LSI ウルトラクリーンテクノロジーシンポジウム, ULSI 半導体基盤技術研究会, (1995) p19.
- 7) B.Davari, C.W.Koburger, R.Schulz, J.D.Swarnock, T.Furukawa, M.Jost, Y.Taur, W.G.Schwittek, J.K.DeBrosse, M.L.Kerbaugh, J.L.Mauer, "A new planarization technique, using a combination of RIE and Chemical Mechanical Polish(CMP)" IEDM 89 Proc. (1989) 61.
- 8) J.W.Lee, B.U.Yoon, C.K.Hong, C.L.Song, J.T.Moon, and M.Y.Lee, "Study on effect of the CMP parameters on planarity during oxide CMP process"

Mater. Res. Soc. Conference Proc. ULSI XIV (1999) 343.

9) N.Miyashita, M.Shimomura, Y.Minami, I.Katakabe, H.Nojyo, H.Ohashi and M.Abe, "A new post CMP cleaning method for trench isolation process" Symp. Proc. CMP-MIC (1996)161.

10) N.Miyashita, S.Uekusa, T.Nishioka, S.Iwami, "A new Poly-Si CMP process with small erosion for advance trench isolation process" Mater. Res. Soc. Symp. Proc. 613 (2000) E5.31.

11) 真下紀義, 本村敬人, 大谷泰一, "超音波洗浄装置" 真下紀義, 本村敬人, 大谷泰一, 特許広報 第 2821887 号, 9, 1998.

12) H.Aoki, T.Nakajima, K.Kikuta and Y.Hayashi, "Novel electrolysis-ionized-water cleaning technique for the chemical-mechanical-polishing (CMP) process" VLSI Tec. Symp. Dig. (1994) 79.

13) Y.Shiramizu, K.Watanabe, M.Tanaka, H.Aoki, and H.Kitajima, "Removal of metal and organic contaminations from silicon substrates using electrolysis-ionized water containing ammonium chloride" J.Electrochem.Soc. 143, (1996) 1632.

14) 澄田修生, 飯田省巳, "レドックス式洗浄方法" 洗浄設計, (1987) 62.

15) 大迫孝志, 中坊康司, 森規, 味岡恒夫, 第 41 回応用物理学会関係連合講演会講演予稿集(1994) 706.

16) H.Aoki, S.Yamasaki, M.Nakamori, N.Aoto, K.Yamanaka, T.Imaoka and T. Futatuki, "Cleaning technology using electrolytic ionized water and analysis technology of fine structures for next generation device manufacturing" Mater. Res. Soc. Symp. Proc. 447 (1997) 501.

1 7) N.Miyashita, S.Uekusa, H.Katsumata, “Characterization of a new cleaning method using electrolytic ionized water for poly silicon chemical mechanical polishing process” Jan. J. Appl. Phys. 41 (2002) 5098.

1 8) N.Miyashita, Y.Mase, J.Takayasu, Y.Minami, M.Abe, T.Izumi, “Mechanism of a new post CMP cleaning for trench isolation process” Mater. Res. Soc. Symp. Proc. 566 (1999) 253 .

第6章 電解イオン水を用いたCMP後処理技術

6. 1 緒言

トレンチ素子分離技術において、その製造プロセスにおける結晶欠陥抑制技術の開発は長年にわたる技術課題であった。

近年、特に、トレンチを充填したポリシリコンを平坦化する際にCMP法が用いられており清浄化が大きな課題となっていた。CMP工程の清浄化については第4章から第5章で述べてきたように、本論文では界面活性剤と電解イオン水を併用使用した新しい洗浄技術を導入することで、最も問題であったウォーターマークや金属汚染除去プロセスを確立することができた。

また、トレンチプロセスにおいては、 n^+ 拡散層形成前の洗浄や N^- エピ層形成前の洗浄、トレンチ形成後の洗浄工程での金属汚染やダストの除去が不十分な場合、高温の熱処理工程で結晶欠陥が発生する。従って、トレンチ形成工程において、金属汚染除去性能が高い洗浄技術が必要である。

トレンチ内部の洗浄、トレンチに充填したポリシリコンのCMP法による平坦化後の洗浄、平坦化後のフィールド酸化前処理が特に重要である。^{1) 2)}

界面活性剤および電解イオン水を用いた高清浄化技術をトレンチ形成後の洗浄工程に導入することでさらなるトレンチプロセスの高清浄化が可能になった。

しかしながら、清浄度が不十分である場合、トランジスタ素子およびフィールド部にOSF (Oxidation Induced Stacking Faults) やS. P (Shallow Pits) のような結晶欠陥が発生し、トレンチ素子の特性不良、素子歩留まりの低下、素子信頼性レベルの低下が生じる。^{3) 4)}

本章では、ポリシリコンCMP後の洗浄に電解イオン水を用いた新しい洗浄方法を適用し、CMP工程と連続して行なうフィールド酸化プロセスにおける金属汚染の除去効果を、残留した金属汚染量と結晶欠陥の相関関係を実際に製作したデバイスを用いて評価を行なった。

6. 2 金属汚染と結晶欠陥

CMP法で平坦化処理した後の洗浄が不十分な場合、結晶欠陥が発生した。⁵⁾

図6-1にトレンチアイソレーションを用いた代表的なトランジスタの構造を示す。結晶欠陥は体積膨張率が異なる異種材料が接触する部分におけるストレスの影響と金属汚染の影響により発生する場合がある。これらの結晶欠陥を可視化する方法としてライトエッチングと呼ばれる選択ウェットエッチング法がある。⁶⁾ 金属汚染を核として生じるOSFやS. P.が発生しているシリコン単結晶のエッチングレートは高く、窪みになるため干渉顕微鏡により可視化ができる。図6-2にトレンチ部に発生したOSFをライトエッチング法により可視化した光学顕微鏡写真を示す。OSF^{7) 8)}やSP⁹⁾がトランジスタの能動領域に発生した場合、電流増幅機能を失ったり、リーク電流が増大し素子間の分離が出来なくなったりする等の問題が生じるために対策が必要である。

6. 3 CMP 後洗浄についての実験方法および考察

6. 3. 1 実験装置

実験はCMP装置（荏原EPO-112）で研磨したウェーハに対して、電解イオン水生成装置で生成した電解イオン水を供給して行った。使用した実験装置は図4-4に示したものであり、その洗浄モジュール部分は図5-12に示した通りである。

洗浄モジュールは2段である。1段目で電解カソード水を、2段目で電解アノード水を供給できるようにCMP装置を改造した。¹⁰⁻¹²⁾

実験フローを図6-3に示す。実験に使用したウェーハは、(1)Nタイプ(100)シリコンウェーハ上にポリシリコンをLP-CVD法で厚さ1000nm成膜したウェーハ、(2)Nタイプ(100)シリコンウェーハ上に熱酸化膜を厚さ100nm成長したウェーハ、(3)Nタイプ(100)Si上にシリコンナイトライド膜をLP-CVD法で厚さ100nm成膜したウェーハの3種




図6-1 トレンチ素子分離を用いた代表的なトランジスタ構造




図6-2 トレンチ素子分離に発生した結晶欠陥




図 6 - 3 CMP 後洗浄のフローチャート

類で行なった。ポリシリコンCMPは第3章で述べたディッシングレススラリーを使用して行い、次の水ポリッシング工程において第4章で述べたようにセルローズ膜を形成し、ウォーターマークの形成を抑制した。その後、第5章で述べた電解イオン水を洗浄モジュールに供給してウェーハを洗浄、乾燥した後、ダスト評価を行った。なお、ダスト測定にはパーティクルカウンターSURF SCAN-6420 (KLA-Tencor社)を使用した。セルローズ膜評価にはエリプソメータとToF-SIMSを使用した。

6. 3. 2 電解イオン水の清浄度の測定方法

第5章で述べたように、アノード側では、電解により、酸化力を有する次亜塩素酸が生成され、添加されているHClとの複合効果として、アノード水は高い金属汚染除去能力を持っている。その液の物性値は、pHが0～2、酸化還元電位ORP (vs. Ag/AgCl Electrode) が1000mV以上の値であることを確認した。一方、カソード側では、NH₄OHと水素の添加により、高pHを持つ還元性を有する液が生成される。その液の物性値は、pHが9～11、酸化還元電位ORP (vs. Ag/AgCl Electrode) が-500mV以下であることを確認した。以上述べたことを考慮したうえで実験を行った。¹³⁾

6. 4 実験結果および検討

6. 4. 1 洗浄後のダストの測定結果

図6-4にポリシリコンCMP後に電解イオン水洗浄を行った結果を示す。

なお、カソード水洗浄は洗浄モジュールDIwater洗浄の結果をリファレンスとした。DIwater洗浄では0.3μm以上のサイズのダストが洗浄後も多く残っている。今回の実験ではセルローズ膜中のダストが測定できるようにダスト測定装置の検出感度を通常測定の約2倍のまで上げて測定を行




図6-4 電解イオン水洗浄後のダスト評価の結果

なった。洗浄時間 0.5 min. では約 9000 個/8 in. ウェーハのダストが、洗浄時間を 3 min. にすることで約 7500 個/8 in. ウェーハに減少しているが、いぜんとして残留ダストが多かった。そこで次に電解カソード水洗浄を行った結果、図 6-4 からわかるように約 3000 個/8 in. ウェーハに減少することが明らかになった。

これはカソード水による残留パーティクルの吸着電位を下げることでパーティクルがウェーハ表面から離脱し易くなったためと考えられる。この時、平均粒子径が 0.2 μm ~ 0.3 μm の大きさを持つパーティクルも減少していることが確認できた。さらに洗浄時間を長くすることでパーティクルの除去効果をあげようと試みて、3 min. の洗浄を行った結果、0.5 min. の洗浄を行なった結果よりも残留パーティクル数が増加していたことが判明した。特に、0.5 min. の洗浄では減少した 0.2 μm ~ 0.3 μm のパーティクル数が 3 min. の洗浄で再び増加していることがわかった。この原因としては 0.2 μm ~ 0.3 μm の大きさのパーティクルはセルロース膜中に残留しているシリカ粒子の大きさとポリシリコン表面の凹凸量に対応しており、カソード水の洗浄時間を延ばすことでセルロース膜の一部が剥離し剥き出しになったポリシリコンがカソード水によりエッチングされて表面荒れを引き起こしているものと推測される。

また、カソード水洗浄を 0.5 min. 行なった後、2 段目の洗浄モジュールでアノード洗浄を 0.5 min., 3 min. 行なうことによりパーティクル数がそれぞれ 2000 個, 1500 個/8 in. ウェーハに減少していることがわかった。これはセルロース膜上の残留パーティクルを除去することで 0.3 μm 以上のパーティクル数が減少したものと考えられる。

さらにセルロース膜剥離後、ポリシリコン表面にケミカルオキサイド膜を形成することでポリシリコン表面の凹凸が減少し、0.2 ~ 0.3 μm のパーティクル数が減少していたものと推測される。これらのことから電解カソード水洗浄は直接ポリシリコンをエッチングする作用が生じないように処理時間を制御および管理することが重要であるといえる。^{14, 15)}

6. 4. 2 カソード水によるエッチング効果

6. 4. 1 に述べたように、電解カソード水洗浄を 0. 5 m i n. 行なうことで、残留パーティクルのセルロース膜に対する吸着電位を下げる事が可能であり、セルロース膜上に化学吸着している 0. 2 μ m 以上のパーティクルを除去しやすいことがわかった。さらに、残留するパーティクル数を低減させることを目的として、洗浄時間を 3 m i n. に延長したところ、0. 5 m i n. の洗浄で一度減少した平均粒子径が 0. 2 μ m ~ 0. 3 μ m の大きさのパーティクル数が増加することが判明した。この現象から次のことを推測した。ある時間の洗浄までは電解カソード水特有の有機膜をエッチングする作用のためにセルロース膜が薄くなることでパーティクル数が減少し、さらに洗浄を継続するとカソード水がセルロース膜の薄い部分をエッチング作用によって除去し、剥離した部分のポリシリコン膜がエッチングされ、セルロース膜が残っている部分との間に生じた段差をパーティクルカウンターが残留パーティクルと誤認してしまいカウントされるのではないかと考えた。

それゆえに、次にカソード水によるセルロース膜のエッチング効果についての実験を行った。水ポリッシュ後とカソード水洗浄を 1 m i n. 実施後のセルロース膜の厚さをエリプソメータで測定した結果、水ポリッシュ後は約 10 n m の厚さで覆われているが 1 m i n. 洗浄後は、約 4 n m に減少しており、明らかにカソード水によるセルロース膜エッチング作用が観察された。

これは次式に示すようにセルロース膜中の炭素原子が OH ラジカルによって分解されるためと考えたと説明がつく。



カソード水によるセルロース膜のエッチングレートは 6 n m / m i n と高く、3 m i n. の洗浄ではセルロース膜が消失している可能性がある。セルロース膜が消失後にポリシリコンがエッチングされるものと考えられる。ポリシリコンのエッチングレートは測定の結果、3 ~ 4 n m / m i n であり、3 m i n. の洗浄でセルロース膜が剥離した後にポリシリコン表面は約 3 ~ 4 n m のエッ

チングされていると考えられる。¹⁵⁾

6. 4. 3 AFMによる表面粗さの測定


6. 4. 1項で実験を行なったサンプルについてAFM (Atomic Force Microscopy) 測定を行った。測定面積は $1\mu\text{m}\times 1\mu\text{m}$ である。AFM測定の結果を図6-5に示す。この結果からカソード水洗浄を3min. 実施したサンプルの表面には、部分的に凹凸が発生していることがわかった。平均面粗さ (R_a) と最大面粗さ (R_{max}) をまとめた結果を表6-1に示す。CMP前, DIwater水洗浄 (0. 5min, 3min), カソード水洗浄0. 5min. 後の R_a は0. 2~2. 5nmと安定していたが, カソード水洗浄を3min. 実施した後のサンプルの R_a は0. 28nmと大きい値を示した。 R_{max} で比較すると洗浄時間が3min. のサンプルだけが6. 9nmと大きいことがわかった。これは明らかにポリシリコン表面に凹凸が存在していることを示唆している。

次に ΔR を式(6-2)で表示した。

$$\Delta R = R_{max} - R_a \quad (6-2)$$


AFMの測定結果から ΔR を求めるとカソード水洗浄を行なったときの ΔR は6. 6nmである。これは6. 4. 2項で予測したポリシリコンのエッチング量とほぼ同じであり、カソード水洗浄によるウェーハ表面の面荒れについての仮説を裏付ける結果となった。

一方、カソード水洗浄の後に続けてアノード水洗浄を行ったサンプルはカソード水洗浄だけを0. 5min., 3min. 実施したときの表面粗さの値よりも小さい。それは R_{max} 値で2. 3~2. 6nmである。さらに、 R_a についても0. 16~0. 2nmとCMP前のレベルに回復していた。これはアノード水洗浄を行なうことでセルロース膜を完全に除去した後にポリシリコン表面にケミカル酸化膜が成長していることを示している。アノード水洗浄を行な




Ra : 0.26 nm
Rmax : 2.67 nm

AFM 1: After water polishing




Ra : 0.22 nm
Rmax : 2.60 nm




Ra : 0.28 nm
Rmax : 6.90 nm

AFM 2: After cathode water cleaning with PVA



Ra : 0.20 nm
Rmax : 2.60 nm



Ra : 0.16 nm
Rmax : 2.30 nm

AFM 3: After anode water cleaning with cloth brush

図 6 - 5 A F Mで測定した表面粗さ

表 6 - 1 表面粗さ

	Cleaning Chemical	Cleaning time(min)	Surface roughness (1 μ m \times 1 μ m)	
			Ra(nm)	Rmax(nm)
Before CMP	-	-	0.2	2.6
After water Polishing AFM1	DI water	0.5	0.25	2.66
	DI water	3	0.26	2.67
After cleaning process AFM2	cathode water	0.5	0.22	2.6
	cathode water	3	0.28	6.9
After cleaning process AFM3	anode water	0.5	0.2	2.6
	anode water	3	0.16	2.3

うことでカソード水洗浄後に形成された凹凸は酸化されて平坦になったものと考えられる。しかし、6. 4. 1項で測定したパーティクルサイズと表面粗さの値は一致しなかった。この原因ははっきりとはわからないが、パーティクル測定装置であるSURFSCAN-6420の感度を限界まで上げて、通常では測定できないポリシリコン表面の凹凸を検出しようとしているために、パーティクル測定用のレーザー光源の乱反射等により測定粒子サイズにずれが生じたものと考えられる。

以上のことから粒子サイズの信頼性は低いにもかかわらず、6. 4. 2項、6. 4. 3項で得られた実験結果と似た傾向を示しており、パーティカウンターを使用して表面の粗さの傾向を測定できていたものと考えられる。^{10, 15)}

パーティクルカウンターにレーザーの乱反射を抑制可能な機構を付加することで、将来、AFMを使用しなくても表面の凹凸を測定できる測定装置を作り出すことが可能であると考えられる。

6. 4. 4 トレンチ素子酸化後の結晶欠陥

このように、Hyper炭素電極を使用して、電気分解を行なったアノード水とカソード水の洗浄能力は高く、CMP後にウェーハ上に残留したスラリー残渣などのダスト、セルロース膜の除去に効果があることがわかった。

そこで、実際に電解イオン水をCMP後洗浄に使用した場合、デバイスプロセスに与える影響について検討した。トレンチに埋め込んだポリシリコンをCMP法により除去し、連続してトレンチの表面を酸化する連続工程において、開発した電解イオン水洗浄をCMP後洗浄と酸化前洗浄を兼ねた工程に適用した。洗浄はCMP装置の洗浄モジュールで行った。なお、Hyper炭素電極での電解イオン水洗浄の優位性を評価するためにIr電極を使用した電解イオン水洗浄と比較した。

実験に使用した洗浄条件を次に示す。(1) カソード水洗浄(炭素電極)洗浄+DIwaterリンス+アノード水洗浄(炭素電極)+DIwaterリンス+スピン乾燥、(2) カソード水洗浄(Ir電極)+DIwaterリンス+アノード水洗浄(Ir電極)+DIwaterリンス+スピン乾燥、(3) AP

M+DIwater水リンス+SC2+DIwaterリンス+スピンドライの3種類を試みた。なお、(1)と(2)は支持電解質の濃度を同じ、 NH_4OH : 450 ppm, HCl : 1000 ppmとした。(1)～(3)の洗浄後のウェーハは同時に縦型拡散炉で1050℃の水素燃焼酸化を行い、酸化後に酸化膜中の金属不純物(Fe, Cu, Cr)をICP-MS法で分析した。分析後にウェーハのライトエッチングを行ない結晶欠陥を評価した。

評価した結晶欠陥はSPとOSFである。それぞれの金属汚染量に対する結晶欠陥の関係を図6-6に示す。図6-6(a)がFe, (b)がCu, (c)がCrイオンそれぞれの酸化膜中濃度と結晶欠陥の関係を示している。(1)の洗浄を行ったウェーハはSP, OSFともに発生しておらず、金属汚染も $1 \times 10^{10} \text{ atoms/cm}^2$ 以下であった。

この結果に対して、(2)(3)の洗浄では金属元素を核とした結晶欠陥が発生しているのがわかる。これは(2)(3)ともにCMP後洗浄と酸化前洗浄を兼ねた洗浄方法としては金属汚染除去が不十分であることを示している。これに対して、(1)は洗浄後の酸化膜中の金属イオンが(2)(3)と比べて1桁低く、結晶欠陥の発生がまったく見られないことがわかった。この結果から(2)と(3)は洗浄後の残留金属イオン量が1桁高い値を示しており、酸化前処理としての洗浄力が不十分であるといえる。Hyper炭素電極で生成した電解水の洗浄能力は高く、CMP後洗浄後に酸化しても結晶欠陥の発生は無く、Ir電極を使用した電解イオン水洗浄と比べて非常に高い洗浄効果を得ることが確認された。一方、結晶欠陥を発生させるために必要な酸化膜中に残留する金属の平均濃度についても本実験から明らかになった。 $\text{Fe} < 5 \times 10^{10} \text{ atoms/cm}^2$, $\text{Cu} < 5 \times 10^9 \text{ atoms/cm}^2$, $\text{Cr} < 2 \times 10^{10} \text{ atoms/cm}^2$ にすることで酸化後の結晶欠陥を抑制することが可能となった。^{5, 16)}

6. 4. 5 洗浄モデルの検討

筆者らの考えた、洗浄のモデルを図6-7に示す。CMP後のトレンチ表面は図6-7(a)に示すように研磨後にウォーターマークやダストが吸着し易




図 6-6 (a) Fe 汚染量と結晶欠陥発生数の関係




図 6-6 (b) Cu 汚染量と結晶欠陥発生数の関係




図 6-6 (c) Cr 汚染量と結晶欠陥発生数の関係




図 6 - 7 洗浄モデル

い状態である。図6-7 (b) に示すように水ポリッシュを行い、ポリシリコン表面をセルローズ膜で覆うことでポリシリコン表面上のダストの吸着とウォーターマークの形成が抑制できる。しかし、比誘電率が約7.0と高いシリコンナイトライド膜上にはセルローズ膜を介して多くのパーティクルが吸着している状態である。カソード水は OH^- イオンを大量に含んでおりCMP後に残留パーティクルを除去する効果がある。カソード水を洗浄モジュールの1段目におけるPVAロールブラシ洗浄中にウェーハ上に供給することで、その還元力により、図6-7 (c) に示すようにシリコンナイトライド膜表面にセルローズ膜を介して吸着しているダストを除去させるものである。すなわちアニオン界面活性剤と同等の作用を期待したからである。この時のセルローズ膜はカソード水によってエッチングされて薄くなっている。

次に O_2 を多く含んだアノード水をメガソニックノズルで活性化して2段目の洗浄モジュールに供給し、ウェーハ表面に残留するセルローズ膜をアノード水中の O_2 により酸化して除去し、現れた活性なポリシリコン表面を酸素イオンで酸化して保護膜を形成させることを目的として洗浄を行なう。この状態ではポリシリコン表面へのダストの再吸着やウォーターマークの形成が生じるためセルローズ膜を除去して現れたポリシリコン表面はすぐに酸化されて図6-7 (d) に示すような状態になるものである。^{10, 13)}

6. 5 結言

第6章では、ポリシリコンCMP後の洗浄に電解イオン水を用いた新しい洗浄方法を適用し、CMP工程と連続して行なうフィールド酸化プロセスにおける金属汚染の除去効果と結晶欠陥の関係を実際に製作した試作デバイスウェーハを用いて検討した結果についてまとめた。

Hyper炭素電極を使用して電気分解したアノード水とカソード水の洗浄能力は非常に高く、CMP後にウェーハ上に残留したスラリー残りなどのダスト、セルローズ膜の除去に効果がある。しかし、カソード水には水ポリッシング工程でポリシリコン上に形成されたセルローズ膜をエッチングする作用があ

る。このために、洗浄時間を長くすることで一部のセルロース膜がエッチングされ、露出したポリシリコンがエッチングされて凹凸が形成されることが判明した。したがって、洗浄時間の最適化と管理が重要である。実際に電解イオン水をCMP後洗浄に使用した場合、トレンチデバイスプロセスに与える影響について検討を行なった。電解イオン水洗浄をCMP後洗浄と酸化前洗浄を兼ねた工程に適用した結果、RCA洗浄、金属電極イオン水洗浄で発生した欠陥の発生は無く、トレンチCMP後洗浄に適用できることが判明した。

また、結晶欠陥を発生させる金属濃度は酸化膜中に残留する平均の濃度についても本実験から明らかになった。 $\text{Fe} < 5 \times 10^{10} \text{ atoms/cm}^2$, $\text{Cu} < 5 \times 10^9 \text{ atoms/cm}^2$, $\text{Cr} < 2 \times 10^{10} \text{ atoms/cm}^2$ にそれぞれ制御することで、トレンチ構造のウェーハ上におけるOSFやSP等の欠陥発生密度がHyper炭素電極を用いていない電解イオン水洗浄やRCA洗浄において $8 \times 10^5 \text{ 個/cm}^2$ 発生していたものが、Hyper炭素電極を用いた電解イオン水洗浄を施すことで $1 \times 10^3 \text{ 個/cm}^2$ 以下に抑制できることが判明した。

第6章の参考文献

- 1) R.Jairath, A.Pant, T.B.Withers, W.Krusell, "Linear planarization for CMP", Solid State Technology / October,(1996)107.
- 2) N.Miyashita, M.Shimomura, Y.Minami, I.Katakabe, H.Nojo, H.Ohashi, M.Abe, "A new post CMP cleaning method for trench isolation process" Symp. Proc. CMP-MIC (1996) 161.
- 3) 宮下直人, 下村まり子, 片伯部一郎, 安部正泰, 開 俊一, 大橋裕之, "P o l y S i CMP と後処理方法" Clean Technology 10 日本工業出版 (1995) 24
- 4) N.Miyashita, Y.Mase, J.Takayasu, Y.Minami, M.Abe, T.Izumi, "Mechanism of a new post CMP cleaning for trench isolation process"; Mater. Res. Soc. Symp. Proc. 566 (1999) 260.
- 5) 宮下直人, 植草 新一郎, 勝俣 裕, 小寺雅子, 松井嘉孝: "炭素電極を使用した電解水によるトレンチポリシリコン洗浄プロセスの検討" 電子通信情報学会論文誌 2004 掲載決定.
- 6) M.W.Jenkins, "A New Preferential Etch for Defects in Silicon Crystals" Electrochemical Society Vol.124, No.5 (1977) 757.
- 7) 堂山昌男 訳: "格子欠陥", 固体物理シリーズ 丸善固体物理シリーズ 1, 161
- 8) 宮下直人, 安部正泰, "デバイス製造の立場からみた機械的プラナリゼーション加工の現状と課題" 精密工学会誌 62, No.4 (1996) 491.
- 9) 堂山昌男 訳: "格子欠陥", 固体物理シリーズ 丸善固体物理シリーズ 1,

1 9 8

- 1 0) N.Miyashita, S.Uekusa, H.Katsumata, “Characterization of a new cleaning method using electrolytic ionized water for poly silicon chemical mechanical polishing process” Jan. J. Appl. Phys. 41 (2002)5098.
- 1 1) M.Shirakashi, K.Itoh, I.Katakaba, M.Tsujimura, T.Saitoh, K.Yamada, N.Miyashita, M.Kodera, Y.Matsui, “The characteristics of the electrolyzed D.I. water with chemicals and the outline of the supply system.” Mater. Res. Soc. Symp. Proc. 613 (2000) E5.4.1 .
- 1 2) M.Shirakashi, K.Itoh, I.Katakaba, M.Kamezawa, S.Kihara, M.Tsujimura, T.Saitoh, K.Yamada, N.Miyashita, M.Kodera, Y.Matsui, “Technique of surface control with the electrolyzed D.I. water for post CMP cleaning.” Mater. Res. Soc. Symp. Proc. 612 (2000) D11.2.1.
- 1 3) N.Miyashita, S.Uekusa, H.Katsumata, M.Kodera, Y.Matsui, “Investigation of Poly Si trench cleaning process using electrolytic ionized water with carbon electrode” Jan. J. Appl. Phys. 投稿中.
- 1 4) 宮下直人, 植草新一郎, 松井嘉孝, 小寺雅子, “電解イオン水を用いたポリシリコン CMP 後洗浄” 第61回応用物理学会学術講演会予稿集（北海道工業大学）2000
- 1 5) 宮下直人, 植草新一郎, 松井嘉孝, 小寺雅子, “電解イオン水を用いたポリシリコン CMP 後洗浄” 第48回応用物理学学術講演会予稿集（明治大学）2001
- 1 6) N.Miyashita, Y.Minami, I.Katakabe, J.Takayasu, M.Abe, “Characterization of new post CMP cleaning method for trench isolation process” 10th International Conference on Solid Surfaces ICSS-10 U.K.

Abstract (1998) 71.

第7章 新ポリシリコンCMP技術を用いた

バイポーラトランジスタの素子分離特性

7. 1 緒言

第7章では第3章から第6章で述べたように、CMP法を用いた新しい平坦化技術と電解イオン水洗浄技術をトレンチ形成プロセスに適用して作製したバイポーラトランジスタ素子^{1)~4)}の電気特性についてまとめた。特に結晶欠陥が影響を与える素子分離特性に関しても述べる。

7. 2 高速バイポーラLSIプロセスにおけるトレンチ欠陥抑制技術

高速バイポーラLSIにトレンチによる素子分離プロセスを導入する際にはこれまで述べてきた、酸化前の金属汚染を除去することが重要である。

さらに、実際にデバイスを作成する場合、加工の過程において結晶欠陥の発生につながるトレンチ部分のストレスの緩和が必要である。本章では、ストレスの緩和を目的として行ったトランジスタの配置の実験結果について述べると共に、対策を実施した後に作製したトランジスタの特性を評価した結果についても報告する。

7. 2. 1 トランジスタの配置とトランジスタ部のストレス

トランジスタを平面状に配置するに当たりトレンチとトレンチの間隔を一定に保つことが必要である。これはトレンチとトレンチを近づけることでそれぞれのトレンチの周辺に加わっているストレスが互いに影響し、転位欠陥⁵⁾を発生させるためである。トレンチが持っているストレスとは、トレンチ側壁を酸化時に生じた熱ストレスと酸化膜の体積膨張に起因する格子の歪である。このストレスの緩和方法としてトレンチとシリコンナイトライド膜 (Active

Mask) の配置に規則性を持たせてトレンチ部分に発生しているストレスによる格子の歪を緩和させることが必要である。⁶⁾

図7-1に製作したトランジスタの断面概略図を示す。図7-2にはこのトランジスタを作成したNPNトランジスタの素子分離プロセスのフローチャートを示す。基板にはP型シリコン(100)(低効率; $2 \sim 4 \Omega \text{cm}$) ウェーハを使用した。Buried層はSbを含有した塗布膜をウェーハ前面に塗布し、塗布層を拡散源としてウェーハ全面にSbを拡散して形成した。拡散後に塗布膜を除去し、エピタキシャル成長により活性層(N型)を形成した。この活性層の厚さは約 $5 \mu\text{m}$ である。エピタキシャル層の上を 100nm 酸化後、 100nm のシリコンナイトライド膜をLP-CVD法で形成してパターングを行い、トランジスタ部分を保護するアクティブマスク膜を形成した。次にトレンチ工程を説明する。RIEのマスク材となる SiO_2 膜をプラズマCVD法により形成した。トレンチパターンを形成後にRIE法でシリコントレンチを形成した。マスク材をウェットエッチングで剥離し、トレンチとフィールド領域を同時に 500nm 酸化した。⁷⁾ 酸化後にLP-CVD法によりポリシリコンを成膜してトレンチを埋め込んだ。⁸⁾

その後、第3章で述べたディッシングレスCMPを行い、平坦化した後に第4章から第6章で述べた界面活性剤と電解イオン水を用いた洗浄を行い、トレンチ表面を酸化してトレンチ工程を終える。トレンチ形成後にアクティブマスクを剥離し、ベース、エミッタ、コレクタをインプランテーションとアニールを繰り返し行い形成した。^{9) - 10)} CMP後のトレンチ表面酸化時にはウェーハ表面は洗浄されており、金属イオンは残っていないため、金属イオンを核とした積層欠陥の発生は見られなかった。^{11) - 13)}

7. 2. 2 バイポーラトランジスタにおけるトレンチの配置に関する実験

トレンチ部に発生したストレスの影響を受けないトレンチとトレンチの距離(W_{TT}) および、トレンチとアクティブマスクの距離(W_{TL}) を求めるために製作したトランジスタの素子間リーク電流密度の測定を行った。リーク電流を測定後にサンプルをヘキ開し、顕微レーザーラマン法により、断面のストレス




図7-1 評価に使用したトランジスタ断面概略図




図7-2 トランジスタの素子分離プロセスフローチャート

評価を行った。さらにライトエッチング後に結晶欠陥を測定した。なお、評価に使用したサンプルは7. 2. 1で製作したトランジスタである。トレンチとトレンチ、トレンチとアクティブマスク（LOCOSマスク）の距離をパラメータにするために評価用のマスクを製作したものである。この試作デバイスウェーハのトレンチトレンチ間距離（ W_{TT} ）は0～4 μm 、トレンチとアクティブマスク（LOCOS）までの距離（ W_{TL} ）は0～4 μm としてそれぞれ400個のトランジスタアレイを作製した。トランジスタアレイの平面光学顕微鏡写真を図7-3に示す。評価に使用したトランジスタアレイは W_{TT} と W_{TL} をパラメータにして同一プロセスで形成されていることから、電気特性を評価した後にトレンチ部の残留ストレス¹⁴⁾と結晶欠陥を測定することができる。これにより、ストレス起因のリーク電流密度と結晶欠陥の発生状況の関係を次項で評価した。

7. 2. 3 レーザーラマン法によるストレス測定原理と測定方法^{15) -16)}

ダイヤモンド構造を持つシリコン結晶においては、ストレスにより結晶格子に歪が存在している場合、縮退している光学フォノンが分離し、ストレス量に比例してラマンスペクトルのピーク位置がシフトする。この性質を利用してストレス量の測定を行なった。アルゴンイオンレーザーにより励起されたラマンスペクトルを後方散乱法で測定すると、シリコン結晶内部に方向性のあるストレスが蓄積していると三重縮退した光学フォノンの縮退が解けて、ラマンスペクトルのひとつのピーク値が高波数側にシフトする。このシフト量から計算によりストレス量を測定するのである。

ここでは、図7-4に示すように顕微レーザーラマン測定装置の測定系をストレス評価に使用した。資料ステージにサンプルを固定し、分光器、偏光子を経由してサンプルにレーザー照射する。サンプルからの励起光は偏光子を経てダブルモノクロメータで分光され、マルチチャネルディテクタで検出した。スペクトルのピーク値のシフト量からストレスを計算した。




図7-3 試作したトランジスタアレイの光学顕微鏡写真




図7-4 レーザーラマン評価システムの概略図

7. 3 実験結果および考察

図7-5にトレンチトレンチ間距離-結晶欠陥/ストレス特性/リーク電流密度の関係を示す。なお、実験は W_{TL} を最大幅である $3\mu m$ 一定にし、 W_{TL} 距離による影響を極力受けないように行なった。図7-5より、結晶欠陥密度、ストレス、リーク電流密度は共に W_{TT} 依存性があり、 W_{TT} を狭くすると、結晶欠陥密度が増加し、これに伴いリーク電流密度の上昇が見られた。しかし、 $W_{TT}=2\mu m$ のときに $6 \times 10^9 \text{ dyne/cm}^2$ であったストレス量が $W_{TT}=1\mu m$ の時には $7 \times 10^8 \text{ dyne/cm}^2$ に低下していた。 $W_{TT}=1\mu m$ 、 $W_{TL}=2.0\mu m$ における結晶欠陥の発生状況を観察した光学顕微鏡写真を図7-6に示す。 $W_{TT}=1\mu m$ の時に転位欠陥が多発していることがわかった。 $W_{TT}=3.0\mu m$ 、 $W_{TL}=2.0\mu m$ における光学顕微鏡写真を図7-7に示す。

これらの写真から転位欠陥はトレンチとトレンチ間距離が $1.0\mu m$ と狭くなりトレンチ間が近接すると発生していることがわかった。図7-5よりストレス起因で発生した結晶欠陥によりリーク電流密度が増加しているがラマンで測定したストレス量は減少している。これは、転位欠陥が大量に発生したため、格子間のストレスが開放され、ラマンスペクトルのピークシフト量が小さくなり、残留するストレス量が減少したためと考えられる。

同様に、図7-8にトレンチアクティブマスク (LOCOS) 間距離-結晶欠陥/ストレス特性/リーク電流密度の関係を示す。なお、 W_{TT} 距離による影響が生じないように、 W_{TT} を $3\mu m$ 一定として実験を行った。結晶欠陥密度と W_{LT} は依存性があることがわかった。 W_{TT} の場合と比べると、欠陥密度とリーク電流密度は小さいが、 W_{TL} を狭くすることにより顕微レーザーラマン法により測定したストレス量が増加傾向を示していることがわかった。トレンチとアクティブマスク間距離を $4\mu m$ から $0\mu m$ と狭くすることで、トレンチ側壁に加わるストレス量が $7 \times 10^8 \text{ dyne/cm}^2$ から $4.5 \times 10^9 \text{ dyne/cm}^2$ に増加していることがわかった。この場合、 W_{TT} は $3\mu m$ と一定であり十分に離れているため、LOCOS直下のストレスがトレンチ上部コーナーに近づくことで相互作用が生じ、ストレスが増大しているものと考えられる。この場合も、シリコンのせん断応力を超えた場合には転位欠陥が発生するからと




図7-5 W_{TT} に対する欠陥密度・リーク電流密度・ストレス特性




図7-6 $W_{TT} = 1.0 \mu m$ におけるトレンチ底部の光学顕微鏡写真




図7-7 $W_{TT} = 3.0 \mu m$ におけるトレンチ底部の光学顕微鏡写真




図7-8 W_{TL} に対する欠陥密度・リーク電流密度・ストレス特性

推測される。

また、バイポーラトランジスタに特有の構造として埋め込み層の影響について評価した。埋め込み層の有り無しと埋め込み層の深さをパラメータとして結晶欠陥評価を行なった結果を図7-9に示す。埋め込み層が無い場合、 W_{TT} が $1\mu\text{m}$ と狭い場合においても結晶欠陥の発生は見られないが、埋め込み層がある場合は W_{TT} が $1\mu\text{m}$ では結晶欠陥が発生していることが判明した。

この原因を次のように考察した。埋め込み層は、Sbを拡散して形成しているがシリコン格子間にSbが入ることにより格子間に歪が生じている状態であることに加え、トレンチのストレスが加わるので埋め込み層が無い場合と比べて欠陥発生のマージンが低くなったものと考えられる。

次に顕微レーザーラマンによるストレス評価の結果について述べる。トレンチの断面を $1\mu\text{m} \times 1\mu\text{m}$ のスポットにレーザーを照射して測定を行い、データを等ストレス線で表した結果を図7-10と図7-11に示す。図7-10はトレンチトレンチ間距離依存性、図7-11はトレンチLOCOS間距離依存性を示している。図7-10よりトレンチトレンチ間距離が $3\mu\text{m}$ から $2\mu\text{m}$ に近づくトレンチボトム部分で $1.6 \sim 2.0 \times 10^9 \text{ dyne/cm}^2$ であったストレス量が $3.6 \sim 4.0 \times 10^9 \text{ dyne/cm}^2$ に増加していることがわかった。 W_{TT} をさらに狭い $1\mu\text{m}$ にした場合、ストレス量が測定されなかった。これは、転位欠陥発生によりストレスが無くなったためと考えられる。また、トレンチ底部のストレス量と比べてストレス値は低い、 $W_{TT} = 2\mu\text{m}$, $3\mu\text{m}$ いずれの場合においても、トレンチ上部から約 $2\mu\text{m}$ 下の付近にストレスが高い場所が観察されていた。この部分には埋め込み層があり、埋め込み層付近に残留しているストレスが存在していることを示唆している。

埋め込み層のストレスについては図7-11からも明らかであり、トレンチのストレスとSb埋め込み層のストレスは相互作用を持ち、結晶欠陥を発生しやすくしているものと考えられる。

以上の結果からトレンチの配置に関してデザイン制約を設ける必要があり、 W_{TT} を $3\mu\text{m}$ 以上、 W_{TL} を $2\mu\text{m}$ 以上離すことによりトレンチとトレンチ、トレンチとアクティブマスクの間のストレスを素子のレイアウト上緩和できることが判明した。トレンチ素子分離においてはこのデザインを採用した。




図7-9 埋め込み層の有無による影響




図7-10 ストレスマップ W_{TT} 依存性




図7-11 ストレスマップ W_{TL} 依存性

7. 4 高速バイポーラトランジスタにおける電気特性

今まで述べてきた欠陥抑制技術を駆使し、且つ本研究で開発した新しい洗浄技術を用いて作成した高速バイポーラトランジスタの電気的特性を評価した。¹⁷⁾

トレンチ部の結晶欠陥が最も影響する素子分離特性を図7-12に示す。結晶欠陥が発生していない場合の素子分離特性はこの図に示したように分離耐圧4.7Vまでリーク電流は観察されないことがわかった。4.7V以上印加した場合は、酸化膜自体が破壊されてリーク電流は増加するが回路設計上必要な素子分離耐圧は10Vであり、問題無いレベルであった。また、図7-12にNPNトランジスタのGummel Plotの結果を示す。右に示したのがトレンチポリシリコンを従来の平坦化方法であるウェットタイプのスピンプロセッサで平坦化したトランジスタにおける良品の結果である。このような良品を得ることは、平坦化加工時のオーバーエッチング量を制御できないために、困難であることを付け加えておく（平均の良品率は10%以下）一方、左に示したのがCMP法と電解イオン水洗浄技術を組み合わせて平坦化した新プロセスで製作したトランジスタの結果である。新技術を導入しても従来の良品レベルの製品と同様の特性が得られた。その結果、素子単体には影響は無く且つ良品率は大幅に向上し、現在では平均良品率は90%以上が得られている。

7. 5 結言

CMP法を用いた新しい平坦化技術と電解イオン水洗浄技術をトレンチ形成に適用して作製したバイポーラトランジスタ素子の電気特性についてまとめた。特に結晶欠陥が影響を与える素子分離特性に注目した。その結果トレンチによる素子分離プロセスを導入する際にこれまで述べてきた、酸化前の金属汚染を除去することが重要である。さらに、実際にデバイスを作成する場合、加工の過程において結晶欠陥の発生につながるトレンチ部分の応力の緩和が必要である。応力の緩和を目的として行った実験としてトランジスタの配置についてま




図7-12 NPNトランジスタのGummel Plotと素子分離耐圧

とめ、作製したトランジスタの特性を評価した。

トレンチの配置に関してはデザイン制約を設ける必要があり、 W_{TT} を $3\mu\text{m}$ 以上、 W_{TL} を $2\mu\text{m}$ 以上離すことによりトレンチとトレンチ、トレンチとアクティブマスクの間のストレスを素子のレイアウト上緩和できることが判明した。

トレンチ素子分離においてはこのデザインが現在工場で採用されている。

トレンチデバイスのレイアウトの最適化と、新CMP技術とCMP後洗浄技術を使用して作製した高速バイポーラLSIにおけるトランジスタ特性を測定した。結晶欠陥の影響を受けることなくトランジスタ単体の性能を測定することができた。

このように確立したトレンチアイソレーション技術は現在、東芝北九州工場の主力製品に適用中である。なお、電解イオン水洗浄技術は東芝姫路半導体工場に、ポリシリコンCMP技術については東芝大分工場においてロジックデバイスのプロセスに適用中である。また、ポリシリコンCMP技術は横浜アドバンストマイクロエレクトロニクスセンターで2GNANDデバイスの試作ラインで採用されており、2005年からの東芝四日市工場の量産化に備えている。

これまでまとめてきたCMP技術と洗浄技術は東芝セミコンダクター社の全工場に量産加工技術として展開中である。

さらにトレンチCMP技術は、IBM、シーメンスのデバイス製造プロセスで現在使用されており、グローバルスタンダード技術となっている。

第7章の参考文献

- 1) S.Nakajima, K.Miura, K.Minegishi, T.Morie, “An isolation-merged vertical capacitor cell for large capacity DRAM”, IEDM84 (1984) 243.
- 2) G.P.Li, T.Ning, C.T.Chuang, M.A.Ketchen, D.D.TANG, J.MAUER, “An advanced high-performance trench-isolated self-aligened bipolar technology”, IEEE Transactions on Electron Devices ED-34, (1987) 2246.
- 3) T.Nakamura, K.Nakazato, K.Washio, Y.Tamaki, M.Nanba, T.Hayashiba, “Ultra high speed bipolar device-SICOS”, Extended Abstracts of the 18th Conference on Solid State Devices and Materials, Tokyo (1986) 279.
- 4) T.Kaga, Y.Kawamoto, S.Iijima, Y.Sudoh, Y.Sakai, “Advanced OSELO isolation with shallow grooves for high-speed submicronmeter ULSI's”, “IEEE Transactions on Electron Devices ED-35 (1988) 893.
- 5) Y.Takano, H.Kozuka, “Dislocation Generation due to stress induced by oxidation in grooves” Jan. J. Appl. Phys. 22 (1983) 553.
- 6) 宮下直人, 園部浩徳, 高橋幸一, 木下 博, “トレンチ部応力の素子分離特性に与える影響” 応用物理学会: 第49回応用物理学会関連連合講演会 (1989)
- 7) I.Antipov, “Prevention of birdsbeak formation”, IBM' Technical Disclosure Bulletin, Vol.23, (1981)4917.

- 8) K.D.Beyer, W.A.Pliskin, "Borosilicate glass trench fill", IBM' Technical Disclosure Bulletin 27 (1984) 1245
- 9) I.Antipov, C.G.Jambotkar, "Post emitter poly silicon trench isolation", IBM' Technical Disclosure Bulletin 25 (1982) 588.
- 10) R.C.Lange, Y.L.Tsang, "Epi-isolated substrate contact to polycrystalline silicon trench" IBM' Technical Disclosure Bulletin 27 (1984) 1241.
- 11) C.W.Teng, C.Slawinski, W.R.Hunter, "Defect generation in trench isolation" IEDM 84 (1984) 586
- 12) T.Ohmi, T.Imaoka, T.Kezuka, J.Takano, M.Kogure, "Segregation and removal of metallic impurity at interface of silicon and fluorine etch ant" J.Electrochem. Soc. 140 (1993) 811.
- 13) R.L.Meek, T.E.Seidel, and A.G.Cullis, "Diffusion gettering of Au and Cu in Silicon" J.Electrochem. Soc. Solid-State Science and Technology 122 (1975) 786.
- 14) H.Umimoto, S.Odanaka, I.Nakao, "トレンチ両コーナー部における熱酸化シミュレーション" SDM88-85 (1988) 53.
- 15) 上林, 浜崎他, "顕微ラマン測定による Si ウェーハ内微少領域の応力測定" SSDM85-166 (1985) 45.
- 16) S.Nadahara, S.Kamibayashi, M.Watanabe, T.Nakakubo, "Micro Area Stress around Trench structure", SSDM (1987) 327.

- 17) P. H. Yeung, W.C.Ko, "Current Gain in Polysilicon Emitter Transistors"
IEEE Transactions on Electron Devices ED-30 (1983) 593.

第8章 結論

本研究はバイポーラLSI素子において駆動スピードの高速化、高集積化のために必要なトレンチ素子分離技術において特に重要であるCMP法による平坦化技術において、問題となっていた加工時のディッシングの抑制方法、結晶欠陥の原因となるCMP後の後洗浄方法について研究し、界面活性剤を用いた新しい研磨技術と電解イオン水を使用した新洗浄技術を開発して実用化に成功したことについて述べた。以下に本研究について各章ごとにまとめ、今後の課題について述べ結論とする。

第1章は序論であり、バイポーラLSI素子における素子分離方法の開発の経緯と、最先端のトレンチ素子分離法にCMP法を導入した際に問題となっている現状の課題について記述した。さらにCMP法に用いられる研磨パッドとスラリー等の重要性とその背景についてまとめた。つづいて本研究の目的と意義について述べた。

第2章では、素子分離用トレンチにLP-CVD法で充填したポリシリコンの平坦化に使用したCMP装置^{1, 2)}の基本特性と研磨条件について検討を行なった。本研究において特に重要な(1)ディッシングの低減化と(2)高精度洗浄技術を確立するための基礎実験を行なった。CMP法を導入する場合、最も重要なのが安定した加工性能を得るために装置とプロセスを最適化することである。ディッシングの低減化のためには

- (a) 研磨パッドの選定とディッシングレスのコンディショニング条件の確立
- (b) トップリングの構造とバックサイドセラミックプレート形状の最適化
- (c) 終点検出方法の検討と適用

が必要である。パッドは表層をダイヤモンドドレッサーによるコンディショニングを行ない、 $2\mu\text{m}$ 以下の柔軟層を形成することが重要であることを見出した。さらに、表層はパッドの磨耗とスラリーの吸着で目詰まりを起こすと研磨レートは低下することを確認した。このため、数枚処理毎に行うコンディシ

ョニング条件を確立した。

加工時の均一性を向上するために、ウェーハのセンターと周辺に加わる荷重を制御し、研磨中、スラリーをウェーハ全面に供給するためにキャリア構造の改善を行い、キャリア内部のバスサイドセラミックプレートを $\Delta T = 4 \mu m$ の凸型形状に加工した。加工量をパラメータに実験を行ない加工後の面内均一性は5%以下に改善できた。さらに、CMP装置の性能を最大限に引き出すために、オーバーポリッシュが生じないようにCMP装置の研磨テーブルにモータートルク電流モニター式の終点検出装置を追加した。これらの検討を行うことにより装置起因で発生するディッシング量を最小に抑えることができた。

第3章では、ディッシングを抑制するためにコロイダルシリカを分散させたアルカリ水溶液にセルロースを添加したスラリーと通常のスラリーの2種類を加工点でミシングし、スラリーの粘度を上げ研磨パッドを硬質化することで平坦化特性を向上させる方法を検討した。スラリー粘度とpHの関係について評価を行ない、pHが低下し、粘度が急激に増加する条件を見つけた。この条件で研磨した結果、改善前に幅 $50 \mu m$ の段差部で $500 nm$ のディッシングが発生していたものが、幅 $100 \mu m$ の段差部で $100 nm$ 以下にディッシング量が大幅に低減することができた。ディッシングの発生が抑制されるメカニズムの一つとして、ゲル化したスラリーによる研磨パッド表面層の硬質化、および粘度上昇によるスラリー流体力の増加が考えられる。ディッシングスラリーを使用した新CMP技術の確立により、バイポーラLSIのトレンチ工程の課題であった段差特性の改善を行なうことに成功した。

第4章では、ポリシリコンCMP後のウェーハ表面の洗浄方法として開発した洗浄技術についてまとめた。ポリシリコン上にウォーターマークと呼ばれる円形酸化膜の形成を防ぎ、素子領域を保護しているシリコンナイトライド膜上の残留ダストの洗浄方法として、界面活性剤を使用する新洗浄方法を提案した。

この洗浄方法を導入することによって、CMP直後のポリシリコン表面を親水性に保持することが可能になり、疎水性シリコン表面に生じるウォーターマークを抑制できた。さらに、トレンチポリシリコンのCMP後に現れるシリコ

ンナイトライド膜と酸化膜上のダストの除去方法としてアニオン系界面活性剤洗浄を行い、シリコンナイトライド膜表面のゼータ電位をコントロールしてダストの吸着力を低下させることでダスト除去効率を上げることができた。

これら2つの技術を組み合わせることで従来から困難であるとされていたポリシリコンCMPの後洗浄方法を確立することができた。バイポーラLSIのトレンチ工程の課題であったCMP後の洗浄不足による結晶欠陥の発生については第4章で検討した新洗浄技術を用いることで解決できた。さらに、これらの洗浄を行なうことで、金属汚染量を $1 \times 10^{10} \text{ atoms/cm}^2$ 以下に低減できた。

第5章では、セルロースを溶解させたスラリーを用いたCMP後洗浄条件を確立した。しかし、近年の環境保護意識の高まりと洗浄コスト削減の要求が高まっており薬品使用量の削減は重要な課題となっている。

そこで、さらなる新しい洗浄方法として電解イオン水洗浄技術を開発した。

トレンチに充填したポリシリコンをCMP法で平坦化する場合に、CMP後の洗浄に電気分解法で生成したアノード水とカソード水を使用した洗浄技術の検討を行った。電気分解に使用する電極材料として、電極表面を特殊処理したHyper炭素電極を用いた。この電極を用いて生成した電解イオン水の洗浄能力は高く、従来の薬液洗浄に代わる新技术である。特にCMP後の洗浄に使用することでダスト、有機物除去が可能でありCMP後洗浄として有益な手法であることを見出した。Hyper炭素電極を利用した電解イオン水は、電極からの金属イオンの溶出が無く、 1000°C 以上の高温酸化の前処理として有用であることが確認できた。

また、特殊表面処理したHyper炭素電極は、処理しない炭素電極に比べて一桁以上酸素発生電流密度が小さく、 ClO^- の生成効率が高いという利点があることを発見した。CMP後洗浄以外にも半導体の洗浄工程および電子管の洗浄などの応用できる技術である。ところで、洗浄後の電解イオン水はアノード水とカソード水が混合して中和し廃液となる。廃液中には塩化アンモニウム塩と洗浄除去された金属イオンとシリカ粒子が溶解しているが、大量の超純水で希釈されているために、それぞれのイオンの濃度は 100 ppt 以下である。この濃度は一般家庭用の水道水よりも純度が高く河川に放流しても環境問題を

起こすことは無い。電解イオン水洗浄技術は、環境にやさしい新しい洗浄技術として今後も研究を継続する必要がある。

第6章では、ポリシリコンCMP後の洗浄に電解イオン水を用いた新しい洗浄方法を適用し、CMP工程と連続して行なうフィールド酸化プロセスにおける金属汚染の除去効果を結晶欠陥発生状況から評価した。なお、評価には実際に試作したデバイスを用いて検討を行なった。

電解アノード水はメガHzノズルを使用して振動エネルギーを供給することで活性化し、OHラジカルを生成しダストの除去効率が向上した。しかもアノード水に溶解している酸素はポリシリコン上のセルロース膜を除去し酸化膜と置換する作用があった。一方、カソード水はOH⁻によりゼータ電位を制御してダストを除去する効果があった。そこで、アニオン界面活性剤に代わる新洗浄技術としてCMP後洗浄に適用した。ところが、カソード水洗浄はセルロース膜をエッチングする作用があるために、洗浄時間を長くすると一部の有機膜がエッチングされ、露出したポリシリコンがエッチングされて凹凸が形成されることが判明した。このために、洗浄時間の最適化と管理が必要である。

また、実際に電解イオン水をCMP後洗浄に使用した場合、トレンチデバイスプロセスに与える影響について検討した。電解イオン水洗浄をCMP後洗浄と酸化前洗浄を兼ねた工程に適用した結果、RCA洗浄、金属電極イオン水洗浄で発生した欠陥の発生は無く、トレンチCMP後洗浄に適用できることが判明した。さらに、結晶欠陥を発生させる金属濃度は酸化膜中に残留する平均の濃度についても本論文で明らかになった。 $Fe < 5 \times 10^{10} \text{ atoms/cm}^2$, $Cu < 5 \times 10^9 \text{ atoms/cm}^2$, $Cr < 2 \times 10^{10} \text{ atoms/cm}^2$ の濃度に制御することで、トレンチ構造のウェーハ上における欠陥発生密度を $1 \times 10^3 \text{ 個/cm}^2$ 以下に抑制できることが判明した。

第7章は、新しいポリシリコンCMP法と電解イオン水洗浄技術をトレンチ形成に適用して作成したバイポーラトランジスタの電気特性についてまとめた。

トレンチによる素子分離プロセスを導入する際にこれまで述べてきたように酸化前の金属汚染を除去することが重要である。さらに、実際にデバイスを作

成する場合，加工の過程において結晶欠陥の発生につながるトレンチ部分のストレスの緩和が必要である。

そこで，ストレスの緩和を目的として行った実験としてトランジスタの配置について顕微レーザーラマン分光法を用いてストレス測定を行い，作成したトランジスタの電気特性とあわせて評価した。

トレンチの配置に関してはデザイン制約を設ける必要があり，トレンチとトレンチの距離 (W_{TT}) を $3\ \mu\text{m}$ 以上，トレンチとアクティブマスクの距離 (W_{TL}) を $2\ \mu\text{m}$ 以上離すことによりトレンチとトレンチ，トレンチとアクティブマスクの間のストレスをそれぞれ，素子のレイアウト上緩和することができた。

トレンチ素子分離プロセスにおいてはこのデザインを採用した。

トレンチデバイスのレイアウトの最適化と，新CMP技術とCMP後洗浄技術を使用して作成した高速バイポーラLSIにおけるトランジスタ特性を測定した。結晶欠陥の影響を受けることなくトランジスタ単体の性能を測定することができた。

このように確立したトレンチアイソレーション技術は現在，東芝北九州工場の主力製品である車載用，家庭用VTR装置などの民生用のLSI素子に量産技術として展開中である。なお，電解イオン水洗浄技術は東芝姫路半導体工場に，ポリシリコンCMP技術については東芝大分工場において，ロジックデバイスのプロセスに適用中である。

本研究で得た新しいポリシリコンCMP技術については，現在，横浜アドバンスマイクロエレクトロニクスセンターで開発中のデバイスである2GNANDに適用し，2005年からの東芝四日市工場の量産化に備えていく。これまでまとめてきたCMP技術と洗浄技術は東芝セミコンダクター社の全工場に量産加工技術として展開予定である。

CMP後洗浄技術はさらに改良を加え，銅を用いたロジックデバイスの多層配線のCMP工程に適用することが決定している。ポリシリコンCMPで確立したディッシングレススラリーの設計法については銅CMPに応用し，現在量産工場に展開中である。

今後，銅配線ではCMP後にバリアメタルと呼ばれる金属と銅が接触した状態が現れる。異種金属間の接触電位差の抑制が重要であるが，現在の洗浄技術

ではこの電位差を低減できないためにコロージョンが発生する問題がある．電解イオン水洗浄技術を電位差低減に適用することで，さらに半導体製造技術に貢献することが期待できる．

謝 辞

本論文の作成にあたり，終始懇切なるご指導とご助言を賜りました明治大学理工学部，植草新一郎教授に心から感謝申し上げます。また，本論文をまとめるにあたり有益なご教示をいただきました明治大学理工学部，中野鐔太郎教授，工藤勝利教授に深く感謝いたします。

本研究を進めるにあたり，十分な機会と環境を与えてくださり，さらに暖かいご指導，ご鞭撻を賜りました（株）東芝専務取締役 米澤敏夫 氏，（株）東芝セミコンダクター社副社長 古口繁男氏，（株）東芝セミコンダクター社プロセス技術推進センター所長 開 俊一氏，（株）東芝生産技術センター技官 片岡好則氏，（株）東芝セミコンダクター社プロセス技術推進センター企画グループ部長 安部正泰氏，（株）東芝研究開発センター主任研究員 西岡 岳氏に心より感謝いたします。

本研究を行うにあたり，（株）東芝セミコンダクター社プロセス技術推進センター，東芝北九州工場，東芝姫路半導体工場，東芝大分工場，東芝四日市工場，IBM ASTCプロジェクトの方々のご協力と激励に深く感謝いたします。

また，本研究を行うにあたり，実験に協力いただいた，東芝姫路半導体工場 南 良宏氏，今村友美氏，東芝四日市工場主務 高安 淳氏，土井健二氏，東芝セミコンダクター社 システムLSI事業部主務 大橋裕之氏，（株）東芝セミコンダクター社プロセス技術推進センター主務 小寺雅子氏，主務 中村賢朗氏，主務 松井嘉孝氏，主務 堅山佳邦氏，主務 重田 厚氏，（株）東芝生産技術センタープロセス研究センター主任研究員 桜井直明氏，研究主務 青木克明氏，研究主務 勝俣 裕氏，斎藤晶子氏，（株）東芝研究開発センター研究主務 瀬田聡子氏に心より感謝いたします。

また，本研究を行うにあたり，電解イオン水生成装置の開発にご協力いただいた（株）荏原製作所 理事 辻村 学氏，開発企画室部長 白樫充彦氏，課長 片伯部一郎氏に感謝いたします。

研究業績

審査付論文

- (1) N.Miyashita, M. Shimomura, Y.Minami, I.Katakabe, H. Nojyo, H.Ohashi, M.Abe, "A new post CMP cleaning method for trench isolation process" Proceeding of CMP-MIC (1996) 161.
- (2) N.Miyashita, Y.Mase, J.Takayasu, Y.Minami, M.Abe, T.Izumi, "Mechanism of a new post CMP cleaning for trench isolation process" MRS symposium proceedings 566 (1999) 253.
- (3) N.Miyashita, S.Uekusa, T.Nishioka, S.Iwami, "A new Poly-Si CMP process with small erosion for advance trench isolation process" MRS symposium proceedings 613 (2000) E5.3.1.
- (4) N.Miyashita, S.Uekusa, T.Nishioka, S.Iwami, "A new Poly-Si CMP process with small erosion for advance trench isolation process" MRS symposium proceedings 612 (2000) D11.3.1.
- (5) T.Nishioka, S.Iwami, T.Kawakami, Y.Tateyama, H.Ohtani, N.Miyashita, "Modeling on mechanical properties of polishing pad in CMP process." MRS symposium proceedings 613 (2000) E1.5.1.
- (6) M.Shirakashi, K.Itoh, I.Katakaba, M.Tsujimura, T.Saitoh, K.Yamada, N.Miyashita, M.Kodera, Y.Matsui, "The characteristics of the electrolyzed D.I. water with chemicals and the outline of the supply system." MRS symposium proceedings 613 (2000) E5.4.1.

(7) M.Shirakashi, K.Itoh, I.Katakaba, M.Kamezawa, S.Kihara, M.Tsujimura, T.Saitoh, K.Yamada, N.Miyashita, M.Kodera, Y.Matsui, "Technique of surface control with the electrolyzed D.I. Water for post CMP cleaning." MRS symposium proceedings 612 (2000) D11.2.1.

(8) M.Shirakashi, K.Itoh, I.Katakaba, M.Kamezawa, S.Kihara, M.Tsujimura, T.Saitoh, K.Yamada, N.Miyashita, M.Kodera, Y.Matsui, "Technique of surface control with the electrolyzed D.I. Water for post CMP cleaning." MRS symposium proceedings. 613 (2000) E.8.3.1

(9) S.Seta, T.Nishioka, Y.Tateyama, N.Miyashita, "Study on nano – scale wear of Silicon oxide in CMP process." ECS proceedings of the international symposium 2000- 26 (2000) 28.

(1 0) Y.Tateyama, T.Hirano, T.Ono, N.Miyashita, "Study on ceria-based slurry for STI planarization." ECS proceedings of the international symposium 2000-26 (2000) 297.

(1 1) 宮下直人, 小寺雅子, 松井嘉孝, 南 良宏, 平林英明, 西岡 岳, "ポリシリコン CMP プロセスにおけるディッシングレススラリーの開発" 砥粒加工学会誌 44 (2000) 85.

(1 2) N.Miyashita, S.Uekusa, T.Nishioka, S.Seta, "A characterization of new cleaning method using electrolytic ionized water for pole Si CMP process." MRS symposium proceedings 671 (2001) M.5.7.1.

(1 3) N.Miyashita, S.Uekusa, H.Katsumata, "Characterization of a new cleaning method using electrolytic ionized water for poly silicon chemical mechanical polishing process" Jpn.J.Appl.Phys.41 (2002) 5098.

(14) Y.Matsui, M.Kodera, N.Miyashita, T.Yoda, "Electrochemical Investigation on Effects of Crystal Structure of Cu-CMP." ADVANCED METALLIZATION Conference 2000 Asian Session symposium proceedings (2000) 43.

(15) 宮下直人, 植草 新一郎, 勝俣 裕, 小寺雅子, 松井嘉孝, "炭素電極を使用した電解水によるトレンチポリシリコン洗浄プロセスの検討 " 電子通信情報学会論文誌 2003 年掲載決定 .

(16) N.Miyashita, S.Uekusa, H.Katsumata, M.Kodera, Y.Matsui, "Investigation of Poly Si trench cleaning process using electrolytic ionized water with carbon electrode" Jpn.J.Appl.Phys. 投稿中.

(17) N.Miyashita, S.Uekusa, H.Katsumata, M.Kodera, Y.Matsui, "Development of dishing-less slurry for poly-silicon CMP process" Jpn.J.Appl.Phys. 投稿中.

国際学会

(1) N.Miyashita, M.Shimomura, Y.Minami, I.Katakabe, H.Nojoyo, H.Ohashi, M.Abe, "A new post CMP cleaning method for trench isolation process" International Conference on CMP-MIC, February 5-10, 1996, San Francisco, California, U.S.A.

(2) N.Miyashita, Y.Minami, I.Katakabe, J.Takayasu, M.Abe, "Characterization of new post CMP cleaning method for trench isolation process" 10th International Conference on Solid Surfaces ICSS-10, 31 August – 4 September, 1998, Birmingham, U.K.

(3) N.Miyashita, Y.Mase, J.Takayasu, Y.Minami, M.Abe, T.Izumi, "Mechanism of a new post CMP cleaning for trench isolation process" International Conference on MRS Spring meeting, April 5-10, 1999, San Francisco, California, U.S.A.

(4) Y.Mase, Y.Matsui, N.Miyashita, H.Hirabayashi, N.Sakurai, Y.Kataoka, "Copper Chemical mechanical polishing process using copper chelate complex" International Conference on MRS Spring meeting, April 5-10, 1999, San Francisco, California, U.S.A.

(5) N.Miyashita, M.Kodera, J.Takayasu, Y.Minami, M.Abe, K.Takahashii, "Mechanism of electrolytic ionized water cleaning for poly Si CMP process." International Conference on MRS Fall meeting, December 29-december 3, 1999, Boston, MA, U.S.A.

(6) M.Kodera, N.Miyashita, Y.Matsui, J.Takayasu, "New wafer cleaning technique using electrolytic ionized water." International Conference on MRS Fall meeting, December 29-december 3,

1999, Boston, MA, U.S.A.

(7) N.Miyashita, S.Uekusa, T.Nishioka, S.Iwami,
“A new Poly-Si CMP process with small erosion for advance trench isolation process” International Conference on MRS Spring meeting, April 26-27, 2000. San Francisco, California, U.S.A.

(8) T.Nishioka, S.Iwami, T.Kawakami, Y.Tateyama, H.Ohtani, N.Miyashita,
“Modeling on mechanical properties of polishing pad in CMP process.” International Conference on MRS Spring meeting, April 26-27, 2000. San Francisco, California, U.S.A.

(9) M.Shirakashi, K.Itoh, I.Katakaba, M.Tsujimura, T.Saitoh, K.Yamada, N.Miyashita, M.Kodera, Y.Matsui, “The characteristics of the electrolyzed D.I. water with chemicals and the outline of the supply system.” International Conference on MRS Spring meeting, April 26-27, 2000. San Francisco, California, U.S.A.

(1 0) M.Shirakashi, K.Itoh, I.Katakaba, M.Kamezawa, S.Kihara, M.Tsujimura, T.Saitoh, K.Yamada, N.Miyashita, M.Kodera, Y.Matsui ,
“Technique of surface control with the electrolyzed D.I. Water for post CMP cleaning.
International Conference on MRS Spring meeting, April 26-27, 2000.

(1 1) S.Seta, T.Nishioka, Y.Tateyama, N.Miyashita,
“Study on nano – scale wear of Silicon oxide in CMP process.” Submitted to 198th meeting of the Electrochemical Society, Forth international symposium, October, (2000).

(1 2) Y.Tateyama, T.Hirano, T.Ono, N.Miyashita, "Study on ceria-based slurry for STI planarization. Submitted to 198th meeting of the Electrochemical Society, Forth international symposium, October, (2000) .

(1 3) N.Miyashita, S.Uekusa, T.Nishioka, S.Seta,
"A characterization of new cleaning method using electrolytic ionized water for pole Si CMP process." International Conference on MRS Spring meeting, April 18-20, 2001, San Francisco, California, U.S.A.

(1 4) T.Nishioka, S.Iwami, T.Kawakami, Y.Tateyama, H.Ohtani,
N.Miyashita, "Modeling on mechanical properties of polishing pad in CMP process." International Conference on MRS Spring meeting, April 18-20, 2001

国内学会

(1) 宮下直人, 園部浩徳, 高橋幸一, 木下 博

“トレンチ部応力の素子分離特性に与える影響”

応用物理学会：第49回応用物理学会関連連合講演会（富山大学）1987年9月.

(2) 宮下直人, 高橋幸一, 開 俊一, 岩出健次, 深居靖史, 有働祐宗, 荻野正信

“トレンチ RIE 技術とシリコン接着技術を用いた誘電体分離の検討 “

応用物理学会：第36回応用物理学会関連連合講演会（東海大学）1989年3月.

(3) 有働祐宗, 古川和由, 福田 潔, 宮下直人, 高橋幸一, 荻野正信

“直接接着SOIウェーハの応力評価”

応用物理学会：第36回応用物理学会関連連合講演会（東海大学）1989年9月.

(4) 大橋裕之, 方伯部一郎, 宮下直人

“メカノケミカルポリッシングの後処理方法”

応用物理学会：第53回応用物理学会関係連合講演会（岩手大学）1992年9月.

(5) 方伯部一郎, 宮下直人, 大橋裕之, 熊丸邦明

“ポリッシャーを用いたトレンチ素子分離技術の検討”

第43回半導体・集積回路シンポジウム, 東京都（プリジストンホール）, 1992年11月.

(6) 高安 淳, 宮下直人, 下村まり子, 南 良宏, 方伯部一郎, 安部正泰

“ポリシリコンCMPプロセスにおける後処理洗浄方法”

応用物理学会：第57回応用物理学会関係連合講演会（九州工業大学）1996年

9月.

(7) 間瀬康一, 松井嘉孝, 宮下直人, 平林英明, 桜井直明, 片岡好則.

“有機酸系研磨液を用いた Cu-CMP 技術”

1998年度砥粒加工学会学術講演会, 井澤温泉:長野県, 1998年9月.

(8) 宮下直人, 小寺雅子, 松井嘉孝, 南 良宏, 平林英明, 西岡 岳

“ポリシリコン CMP プロセスにおけるディッシングレススラリーの開発”

砥粒加工学会: 1999年度砥粒加工学会学術講演会(日本工業大学) 1999年9月.

(9) 松井嘉孝, 小寺雅子, 岩出健次, 間瀬康一, 宮下直人, 平林英明, 桜井直明

“Cu-CMP 研磨剤の微視的研磨表面における影響” 精密工学会 (東洋大学) 1999年 3月.

(10) 松井嘉孝, 小寺雅子, 岩出健次, 間瀬康一, 宮下直人, 平林英明

“Cu-CMP 後洗浄評価” 精密工学会 (東北大学) 1999年 9月

(11) 宮下直人, 植草新一郎, 松井嘉孝, 小寺雅子

“電解イオン水を用いたポリシリコン CMP 後洗浄”

応用物理学会: 第61回応用物理学会関連連合講演会(北海道工業大学) 2000年9月.

(12) 白樫充彦, 伊藤賢也, 方伯部一郎, 亀澤正之, 木原幸子, 辻村 学, 宮下直人, 小寺雅子, 松井嘉孝

“電解イオン水を用いたポリシリコン CMP 後洗浄”

応用物理学会: 第61回応用物理学会関係連合講演会(北海道工業大学) 2000年9月.

(13) 松井嘉孝, 宮下直人, 小寺雅子, 依田 孝

“Cu-CMP スラリー評価技術”

応用物理学会：第61回応用物理学会関係連合講演会（北海道工業大学）2000年9月.

(14) 宮下直人, 植草新一郎, 松井嘉孝, 小寺雅子

“電解イオン水を用いたポリシリコン CMP 後洗浄”

応用物理学会：第48回応用物理学会関連連合講演会（明治大学）2001年3月.

(15) 宮下直人, 植草新一郎, 松井嘉孝, 小寺雅子

“トレンチ素子分離デバイスにおける金属汚染と結晶欠陥”

応用物理学会：第62回応用物理学会関連連合講演会（愛知工業大学）2001年9月

(16) 斎藤 晶子, 平林英明, 桜井直明, 宮下直人, 間瀬康一；

“Ta系バリアメタル上への無電解CuめっきによるCu埋め込み配線の形成”

応用物理学会：第62回応用物理学会関連連合講演会（愛知工業大学）2001年9月

その他刊行物

- (1) 宮下直人 “プラナリゼーションの現状と今後の課題”
精密工学会 超LSIデバイスプロセスの機械的プラナリゼーション加工に関する研究会 8 (1996).
- (2) 宮下直人 “ULSI 洗浄技術 —さまざまな角度から考察する— “
REALIZE INC. (1994).
- (3) 宮下直人 安部正泰 “デバイス製造の立場からみた機械的プラナリゼーション加工の現状と課題” 精密工学会誌 62 (1996) 491.
- (4) 宮下直人, 下村まり子, 片伯部一郎, 安部正泰, 開 俊一, 大橋裕之
“Poly Si CMPと後処理方法” クリーンテクノロジー 10 (1995) 24.
- (5) M.Kinoshita, N.Sakurai, H.Hirabayashi, A.Saito, N. Miyashita, “Progress and Issues of Planarization CMP Process for ULSI” 精密工学会 超LSIデバイスプロセスの機械的プラナリゼーション加工に関する研究会 (2000).
- (6) 宮下直人 “半導体製造プロセスにおける CMP 技術 —多層配線における CMP、洗浄技術、検査技術” (2001) 技術情報協会.
- (7) 宮下直人 “CMP, 洗浄装置に求められる性能と(今後の)開発動向” 社団法人 日本半導体製造装置協会 SEAJ Journal 80 (2002) 20.

登録特許

(日本)

(1) 高橋 幸一, 木下 博, 宮下 直人, 園部 浩徳
“半導体製造装置の製造方法”, 特許 第 1738572 号 (1993).

(2) 宮下直人, 木下 博, 高橋 幸一
“半導体製造装置”, 特許 第 1904149 号 (1995).

(3) 宮下直人, 木下 博, 高橋 幸一
“半導体製造装置及びその製造方法”, 特許 第 2001316 号 (1995).

(4) 布谷伸仁, 高橋幸一, 宮下直人
“熱処理成膜装置”, 特許 第 2755876 号 (1998).

(5) 宮下直人, 高橋幸一
“熱処理成膜装置”, 特許 第 2892170 号 (1999).

(米国)

(1) K.Takahashi, H.Kinoshita, N.Miyashita, H.Sonobe
“Method of manufacturing a semiconductor device having rounded trench corner” U.S.P.4916086 (1990).

(2) N.Miyashita, K.Takahashi, H.Kinoshita
“Semiconductor manufacturing apparatus including a temperature control mechanism” U.S.P.5029554 (1991).

(3) N.Miyashita, K.Takahashi, H.Sonobe
“Semiconductor device having element regions electrically isolation from

each other” U.S.P.5111272 (1992).

(4) N.Miyashita, K.Takahashi, H.Sonobe

“Method of manufacturing semiconductor device having elements isolation by trench” U.S.P. 5332683 (1994).

(5) S.Nunotani, K.Takahashi, N.Miyashita

“Device for thermal treatment and film forming process” U.S.P. 5346555 (1994).

(6) N.Miyashita, K.Takahashi, M.Koyama

“Method of treating semiconductor substrates” U.S.P.5380399 (1995).

(7) N.Miyashita, K.Takahashi

“Semiconductor device having a trench for device isolation and method of fabricating the same” U.S.P. 543447 (1995).

(8) N.Miyashita, K.Takahashi, M.Koyama, S.Yanagiya, Y.Baba

“Method of manufacturing annealed films” U.S.P.5589421 (1996).

(9) H.Ohashi, N.Miyashita, I.Katakabe, T.Tsukihara

“Polishing apparatus of semiconductor wafer” U.S.P. 5605488 (1997).

(1 0) N.Miyashita, K.Takahashi

“Method of fabricating trench isolation structure having tapered opening” U.S.P. 5683908 (1997)

(1 1) I.Katakabe, N.Miyashita

“Polishing method and detecting end point of semiconductor wafer” U.S.P. 5643046 (1997).

(ヨーロッパ)

(1) K.Takahashi, N.Miyashita, H.Sonobe

“Method of manufacturing semiconductor device having isolation region, and device manufactured by this method” EPO296754 (1988).

(2) N.Miyashita, K.Takahashi, H.Kinoshita

“semiconductor manufacturing apparatus” EPO335421B1 (1989).

(3) N.Miyashita, K.Takahashi

“Method of manufacturing semiconductor device having elements isolated by trench” EPO402897A2 (1990).

(4) N.Miyashita, K.Takahashi, H.Sonobe

“Method of manufacturing semiconductor device having elements isolated by trench” EPO402897A3 (1990).

(5) N.Miyashita, K.Takahashi, M.Koyama, S.Yanagiya, Y.Baba

“Chemical vapor deposition apparatus and method of manufacturing annealed films” EPO467392B1 (1996).

(6) K.Takahashi, H.Kinoshita, N.Miyashita

“Method of manufacturing a semiconductor device having a trench isolation region” EPO0296754B1 (1996).

(7) H.Ohashi, N.Miyashita, I.Katakabe, T.Tsukihara

“Polishing apparatus of semiconductor wafer” EPO650806B1 (1997).

(8) N.Miyashita, K.Takahashi

“Method of fabricating a semiconductor device having a trench for device isolation” EPO459397B1 (2001).

(9) N.Miyashita, M.Abe, M.Shimomura
“Polishing slurry” EPO773269B1 (2002).

(10) N.Miyashita, M.Abe
“Polishing method” EPO777266B1 (2002).

(11) N.Miyashita, K.Takahashi, H.Sonobe, M.Koyama
“Process of fabrication of a semiconductor device having element regions being electrically isolation from each other” EPO451454B1 (2002).

(韓国)

(1) 高橋 幸一, 木下 博, 宮下 直人, 園部 浩徳
“半導体製造装置” 特許 第 52729 号 (1992).

(2) 宮下 直人, 高橋 幸一,
“半導体製造装置” 特許 第 59061 号 (1993).

(3) 宮下 直人, 高橋 幸一, 園部 浩徳
“半導体製造装置の製造方法” 特許 第 68715 号 (1993).

(4) 宮下直人, 高橋幸一
“半導体製造装置の製造方法” 特許 第 077199 号 (1994).

(5) 宮下直人, 高橋幸一, 古山充利, 柳谷 論, 馬場嘉郎
“熱処理成膜装置及び熱処理装置” 特許 第 082422 号 (1995).

(6) 宮下直人, 高橋幸一
“半導体装置の製造方法” 特許 第 104713 号 (1996).

(7) 宮下直人

“ポリッシング方法、半導体装置の製造方法及び半導体製造装置” 特許 第 110576 号 (2001).

(8) 宮下直人

“研磨パッドのドレッシング方法、ポリッシング装置及び半導体装置の製造方法” 特許 第 0264756 号(2001).

(中国)

(1) NaotoMiyashita, Mariko Shimomura, Masahiro Abe,

“A method of polishing a surfactant a substrate, a method of manufacturing a semiconductor device.” ZL 96121008.7 (2001).

(2) NaotoMiyashita, Mariko Shimomura, Masahiro Abe,

“A method of polishing a surfactant a substrate, a method of manufacturing a semiconductor device.” ZL 96114541.2 (2002).

付 録

ゼータ電位について

溶液中におけるパーティクルとウェーハ表面の間には2つの電氣的な相互作用がある。

(1) 分子間相互作用 (V a n d e e W a a l s 力)

(2) 静電気相互作用 (電気二重層相互作用)

である。

物質は水溶液と接する時にその表面は帯電する。それは固体表面の電離、固体表面へのイオンの吸着、イオンの溶解などによるためである。水溶液中で帯電した固体表面は、界面で近傍にあるイオンの分布に影響を及ぼし、界面電荷と反対符号のイオンは界面に引かれ、同符号のイオンは界面から離れようとする。このようにして、水溶液中の荷電界面には電気二重層が形成され、ウェーハ表面とパーティクルの吸着と脱離に関する影響を及ぼす。この電気二重層の固体に近い部分にS t e r n層と呼ばれる層があり、この層に固体表面と反対の符号を持つイオンが吸着する。また、S t e r n層の外側にはすべり面と呼ばれる部分がある。このすべり面での電位がゼータ電位である。このゼータ電位がウェーハ表面へのパーティクルの吸着と脱離に関係しているため本論文においても使用した。

溶液中におけるパーティクル間の相互作用では電位二重層相互作用は、パーティクルとウェーハのゼータ電位の関係により同符号であれば斥力、異符号であれば引力となる。

ゼータ電位の測定は電気泳動光散乱法を用いたE S L - 8 0 0 (大塚電子社製) を使用して行なった。パーティクルを含んだ溶液に直流電圧を加えると図1に示すようなパーティクルが移動する現象が見られる。この現象が電気泳動現象である。

ゼータ電位は次の（１）式で表される．

$$U = \varepsilon \zeta / (4 \pi \eta) \quad (1)$$

ここで ε は溶媒の誘電率， η は溶媒の粘性率である．

ただし，電気二重層の厚さに対してパーティクルが十分大きい場合に（１）は適用されることを付け加えておく．




図 1 電気泳動現象の模式図